Procesor Nios V Software Intel FPGA IP
Procesor Nios® V Poznámky k vydání Intel® FPGA IP
Číslo verze Intel® FPGA IP (XYZ) se může měnit s každou verzí softwaru Intel Quartus® Prime. Změna v:
- X označuje zásadní revizi IP. Pokud aktualizujete software Intel Quartus Prime, musíte obnovit IP.
- Y znamená, že IP obsahuje nové funkce. Obnovte svou IP adresu tak, aby zahrnovala tyto nové funkce.
- Z znamená, že IP obsahuje drobné změny. Obnovte svou IP adresu tak, aby zahrnovala tyto změny.
Související informace
- Referenční příručka k procesoru Nios V
Poskytuje informace o výkonnostních testech procesoru Nios V, architektuře procesoru, programovacím modelu a implementaci jádra (Intel Quartus Prime Pro Edition User Guide).
- Poznámky k vydání Nios II a Embedded IP
- Příručka návrhu vestavěných procesorů Nios V
Popisuje, jak nejefektivněji používat nástroje, doporučuje styly návrhu a postupy pro vývoj, ladění a optimalizaci vestavěných systémů pomocí procesoru Nios® V a nástrojů od Intelu (Uživatelská příručka Intel Quartus Prime Pro Edition). - Příručka pro vývojáře softwaru procesoru Nios® V
Popisuje vývojové prostředí softwaru procesoru Nios® V, dostupné nástroje a proces vytváření softwaru pro běh na procesoru Nios® V (Uživatelská příručka Intel Quartus Prime Pro Edition).
Procesor Nios® V/m Poznámky k vydání Intel FPGA IP (Intel Quartus Prime Pro Edition).
Procesor Nios® V/m Intel FPGA IP v22.3.0
Tabulka 1. v22.3.0 2022.09.26
| Verze Intel Quartus Prime | Popis | Dopad |
| 22.3 | • Vylepšená logika předběžného načtení. Byly aktualizovány následující údaje o výkonu a srovnávacích testech:
— FMAX - Plocha — Dhrystone — CoreMark • Odebrat parametry výjimečných offsetů a výjimek z _hw.tcl. Poznámka: Ovlivnilo pouze generaci BSP. Žádný dopad na RTL nebo obvod. • Změněný reset ladění: — Přidán port ndm_reset_in — Přejmenován dbg_reset na dbg_reset_out. |
– |
Procesor Nios® V/m Intel FPGA IP v21.3.0
Tabulka 2.v21.3.0 2022.06.21
| Verze Intel Quartus Prime | Popis | Dopad |
| 22.2 | • Přidáno rozhraní žádosti o reset
• Odstraněny nepoužité signály, které způsobovaly blokování rozhraní • Opraven problém s resetováním ladění: — Aktualizováno směrování ndmreset, aby se zabránilo resetování ladicího modulu. |
– |
Procesor Nios® V/m Intel FPGA IP v21.2.0
Tabulka 3. v21.2.0 2022.04.04
| Verze Intel Quartus Prime | Popis | Dopad |
| 22.1 | • Přidán nový design napřampsoubory v editoru základních parametrů procesoru Nios® V/m Intel FPGA IP:
— uC/TCP-IP IPerf Přample Design — uC/TCP-IP Simple Socket Server Přample Design |
– |
| • Oprava chyby:
— Vyřešeny problémy způsobující nespolehlivé přístupy k CSR MARCHID, MIMPID a MVENDORID. — Povolená možnost resetu z modulu ladění, aby bylo možné resetovat jádro pomocí ladicího programu. — Povolená podpora spouště. Jádro procesoru Nios V podporuje 1 spoušť. — Řešeno nahlášená varování o syntéze a problémy se žmolkováním. — Vyřešen problém s ladicí ROM, který způsobil poškození návratového vektoru. — Opraven problém, který bránil přístupu k GPR 31 z modulu ladění. |
– |
Procesor Nios V/m Intel FPGA IP v21.1.1
Tabulka 4. v21.1.1 2021.12.13
| Verze Intel Quartus Prime | Popis | Dopad |
| 21.4 | • Oprava chyby:
— Registry spouštěčů jsou přístupné, ale spouštěče nebyly podporovány, problém opraven. |
Při přístupu k spouštěcím registrům se zobrazí výzva k výjimce z neplatného pokynu. |
| • Přidán nový Design Example v editoru základních parametrů procesoru Nios V/m Intel FPGA IP.
— GSFI Bootloader Example Design — SDM Bootloader Example Design |
– |
Procesor Nios V/m Intel FPGA IP v21.1.0
Tabulka 5.v21.1.0 2021.10.04
| Verze Intel Quartus Prime | Popis | Dopad |
| 21.3 | Počáteční vydání | – |
Procesor Nios V/m Poznámky k vydání Intel FPGA IP (Intel Quartus Prime Standard Edition).
Procesor Nios V/m Intel FPGA IP v1.0.0
Tabulka 6. v1.0.0 2022.10.31
| Verze Intel Quartus Prime | Popis | Dopad |
| 22.1. St | Počáteční vydání. | – |
Archiv
Intel Quartus Prime Pro Edition
Archiv referenční příručky k procesoru Nios V
Nejnovější a předchozí verze této uživatelské příručky naleznete v referenční příručce procesoru Nios® V. Pokud IP nebo verze softwaru není uvedena, platí uživatelská příručka pro předchozí IP nebo verzi softwaru.
Verze IP jsou stejné jako verze softwaru Intel Quartus Prime Design Suite až do v19.1. Od verze softwaru Intel Quartus Prime Design Suite 19.2 nebo novější mají jádra IP nové schéma verzování IP.
Archivy příručky návrhu vestavěného procesoru Nios V
Nejnovější a předchozí verze této uživatelské příručky naleznete v příručce Nios® V Embedded Processor Design Handbook. Pokud IP nebo verze softwaru není uvedena, platí uživatelská příručka pro předchozí IP nebo verzi softwaru.
Verze IP jsou stejné jako verze softwaru Intel Quartus Prime Design Suite až do v19.1. Od verze softwaru Intel Quartus Prime Design Suite 19.2 nebo novější mají jádra IP nové schéma verzování IP.
Archivy příručky pro vývojáře softwaru pro procesor Nios V
Nejnovější a předchozí verze této uživatelské příručky naleznete v příručce Nios® V Processor Software Developer Handbook. Pokud IP nebo verze softwaru není uvedena, platí uživatelská příručka pro předchozí IP nebo verzi softwaru.
Verze IP jsou stejné jako verze softwaru Intel Quartus Prime Design Suite až do v19.1. Od verze softwaru Intel Quartus Prime Design Suite 19.2 nebo novější mají jádra IP nové schéma verzování IP.
Intel Quartus Prime Standard Edition
Informace o procesoru Nios V pro Intel Quartus Prime Standard Edition naleznete v následujících uživatelských příručkách.
Související informace
- Příručka návrhu vestavěného procesoru Nios® V Popisuje, jak nejefektivněji používat nástroje, doporučuje styly návrhu a postupy pro vývoj, ladění a optimalizaci vestavěných systémů pomocí procesoru Nios® V a nástrojů od společnosti Intel (Uživatelská příručka Intel Quartus Prime Standard Edition ).
Referenční příručka k procesoru Nios® V
- Poskytuje informace o výkonnostních testech procesoru Nios V, architektuře procesoru, programovacím modelu a implementaci jádra (Uživatelská příručka Intel Quartus Prime Standard Edition).
Příručka pro vývojáře softwaru procesoru Nios® V
- Popisuje vývojové prostředí softwaru procesoru Nios® V, dostupné nástroje a proces vytváření softwaru pro běh na procesoru Nios® V (Uživatelská příručka Intel Quartus Prime Standard Edition).
Procesor Nios® V Poznámky k vydání Intel® FPGA IP 8
Dokumenty / zdroje
 |
Procesor intel Nios V Software Intel FPGA IP [pdfUživatelská příručka Procesor Nios V Software Intel FPGA IP, Procesor Intel FPGA IP Software, FPGA IP Software, IP Software, Software |
 |
Procesor intel Nios V Intel FPGA IP [pdfUživatelská příručka Procesor Nios V Intel FPGA IP, Procesor Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
