intel AN 837 Design Guidelines pro HDMI FPGA IP
Pokyny pro návrh pro HDMI Intel® FPGA IP
Pokyny pro návrh vám pomohou implementovat High-Definition Multimedia Interface (HDMI) Intel FPGA IP pomocí zařízení FPGA. Tyto pokyny usnadňují návrhy desek pro video rozhraní HDMI Intel® FPGA IP.
- HDMI Intel FPGA IP Uživatelská příručka
- AN 745: Pokyny pro návrh rozhraní Intel FPGA DisplayPort
Pokyny pro návrh HDMI Intel FPGA IP
Rozhraní HDMI Intel FPGA má datové a hodinové kanály TMDS (Transition Minimized Differential Signaling). Rozhraní také nese Display Data Channel (DDC) Video Electronics Standards Association (VESA). Kanály TMDS přenášejí video, zvuk a pomocná data. DDC je založeno na protokolu I2C. Jádro HDMI Intel FPGA IP využívá DDC ke čtení dat Extended Display Identification Data (EDID) a výměně informací o konfiguraci a stavu mezi zdrojem HDMI a jímkou.
Tipy pro návrh desky HDMI Intel FPGA IP
Při navrhování systému HDMI Intel FPGA IP zvažte následující tipy pro návrh desky.
- Nepoužívejte více než dva průchody na stopu a vyhněte se průchodům
- Přizpůsobte impedanci diferenciálního páru impedanci sestavy konektoru a kabelu (100 ohmů ±10 %)
- Minimalizujte zešikmení mezi páry a uvnitř páru, abyste splnili požadavek na zkreslení signálu TMDS
- Vyvarujte se vedení diferenciálního páru přes mezeru ve spodní rovině
- Použijte standardní postupy návrhu vysokorychlostních desek plošných spojů
- Používejte řadiče úrovně, abyste splnili elektrickou shodu na TX i RX
- Použijte robustní kabely, jako je kabel Cat2 pro HDMI 2.0
Schematické diagramy
Schématická schémata Bitec v poskytnutých odkazech ilustrují topologii vývojových desek Intel FPGA. Použití topologie připojení HDMI 2.0 vyžaduje, abyste splňovali 3.3 V elektrickou shodu. Chcete-li splnit 3.3 V shodu na zařízeních Intel FPGA, musíte použít řadič úrovně. Použijte stejnosměrně spojený redriver nebo retimer jako posunovač úrovně pro vysílač a přijímač.
Zařízení externího dodavatele jsou TMDS181 a TDP158RSBT, obě běží na linkách DCcoupled. Pro zajištění funkčnosti při vzájemné spolupráci s jinými spotřebitelskými dálkovými ovládacími zařízeními potřebujete řádný zdvih na linkách CEC. Schémata Bitec jsou certifikována CTS. Certifikace je však specifická na úrovni produktu. Návrhářům platforem se doporučuje certifikovat konečný produkt pro správnou funkčnost.
Související informace
- Schematický diagram dceřiné karty HSMC HDMI, revize 8
- Schematický diagram dceřiné karty FMC HDMI, revize 11
- Schematický diagram dceřiné karty FMC HDMI, revize 6
Detekce hot-plug (HPD)
Signál HPD závisí na příchozím signálu +5V Power, napřample, pin HPD může být uplatněn pouze tehdy, když je detekován signál napájení +5 V ze zdroje. Pro rozhraní s FPGA musíte převést 5V HPD signál na FPGA I/O vol.tage level (VCCIO), pomocí objtagPřekladač úrovní jako je TI TXB0102, který nemá integrované pull-up odpory. Zdroj HDMI potřebuje stáhnout signál HPD, aby mohl spolehlivě rozlišit mezi plovoucím signálem HPD a vysokým vol.tage úroveň signálu HPD. Signál HDMI sink +5V Power musí být převeden na FPGA I/O svtage úroveň (VCCIO). Signál musí být slabě stažen rezistorem (10K), aby se odlišil plovoucí signál +5V Power, když není buzen zdrojem HDMI. Zdroj HDMI +5V Power signál má nadproudovou ochranu maximálně 0.5A.
HDMI Intel FPGA IP Display Data Channel (DDC)
HDMI Intel FPGA IP DDC je založeno na signálech I2C (SCL a SDA) a vyžaduje pull-up rezistory. Pro rozhraní s Intel FPGA musíte převést 5V SCL a SDA úroveň signálu na FPGA I/O vol.tage level (VCCIO) pomocí objtagPřekladač úrovní, jako je TI TXS0102 používaný v dceřiné kartě Bitec HDMI 2.0. TI TXS0102 svtagPřekladač úrovní integruje interní pull-up odpory, takže nejsou potřeba žádné vestavěné pull-up odpory.
Historie revizí dokumentu pro AN 837: Pokyny pro návrh HDMI Intel FPGA IP
| Verze dokumentu | Změny |
| 2019.01.28 |
|
| Datum | Verze | Změny |
| ledna 2018 | 2018.01.22 | Počáteční vydání.
Poznámka: Tento dokument obsahuje pokyny pro návrh HDMI Intel FPGA, které byly odstraněny z AN 745: Pokyny pro návrh rozhraní DisplayPort a HDMI a přejmenovány na AN 745: Pokyny pro návrh rozhraní Intel FPGA DisplayPort. |
Intel Corporation. Všechna práva vyhrazena. Intel, logo Intel a další značky Intel jsou ochranné známky společnosti Intel Corporation nebo jejích dceřiných společností. Společnost Intel zaručuje výkon svých FPGA a polovodičových produktů podle aktuálních specifikací v souladu se standardní zárukou společnosti Intel, ale vyhrazuje si právo provádět změny jakýchkoli produktů a služeb kdykoli bez upozornění. Společnost Intel nepřebírá žádnou odpovědnost nebo závazky vyplývající z aplikace nebo použití jakýchkoli informací, produktů nebo služeb popsaných v tomto dokumentu, pokud to není výslovně písemně odsouhlaseno společností Intel. Zákazníkům společnosti Intel se doporučuje získat nejnovější verzi specifikací zařízení dříve, než se budou spoléhat na jakékoli zveřejněné informace a než zadají objednávky na produkty nebo služby.
Jiná jména a značky mohou být nárokovány jako vlastnictví jiných.
ID: 683677
Verze: 2019-01-28
Dokumenty / zdroje
 |
intel AN 837 Design Guidelines pro HDMI FPGA IP [pdfUživatelská příručka AN 837 Pokyny pro návrh HDMI FPGA IP, AN 837, Pokyny pro návrh HDMI FPGA IP, Pokyny pro HDMI FPGA IP, HDMI FPGA IP |
