Registr více portů SIEMENS 3nm Files

Abstraktní
Pro testování registru je navržena nová testovací metoda files několika vyhrazenými porty pro čtení a zápis implementovanými v procesu 3nm. Pokrytí vazebných chyb mezi řádky slov a bitovými řádky různých portů bere v úvahu více potenciálních agresorů nezávisle na uspořádání nebo konfiguraci pamětí a může pomoci vyhnout se tichým chybám dat.

Zavedení

Víceportové paměti se běžně používají v návrzích system-on-chip (SOC) a testovací konfigurace s malým počtem těchto typů portů je dobře srozumitelná. Počet požadovaných možných testovacích sekvencí však rychle roste s počtem portů a počtem zvažovaných agresorů. Poskytování nezávislého řízení a pozorování každému portu vyžaduje další obvody a kódování testovacích algoritmů je velmi složité, zvláště když se uvažuje o chybách vazby mezi řádky slov různých portů a chybách ve spojení mezi bitovými řádky různých portů. V [1] bylo navrženo detekovat chyby mezi porty, ale bylo to omezeno na chyby bitové linky. Pro vyřešení všech těchto omezení je navržena nová metoda.

Diskuse

Schematické znázornění páru bitových buněk umístěného v řádku n je znázorněno na obr. 1. Pro detekci chyb vazby pro každý typ oběti jsou navrženy čtyři hlavní testovací sekvence. Zápis používaný k identifikaci adres je @(x, y), kde x je adresa řádku a y je adresa sloupce.

• A. Testovací sekvence Detekce poruch vazby RWL a RBL
  Obětí je zde R1WLn a testovací sekvence se skládá ze dvou kroků: 1) čtení 0 pomocí portu R1 @(n, 0); 2) čtení 1 s portem R1 @(n+1, 0) při zápisu 0 @(n, 0) se všemi porty pro zápis a čtení @(n, 0) se všemi čtecími porty kromě R1.
• B. Testovací sekvence Detekce poruch spojky WWL
  Obětí je zde W1WLn a testovací sekvence se skládá ze tří kroků: 1) zápis 0 pomocí W1 @(n, 0); 2) zápis 1 pomocí W1 @(n+1, 0) při zápisu 0 @(n,0) se všemi porty pro zápis kromě W1 a čtení @(n, 0) se všemi porty pro čtení; 3) čtení 0 s portem čtení aktuálního testovacího portu @(n, 0).
• C. Testovací sekvence Detekce poruch GWL spojky
  Obětí je zde GWLOn a testovací sekvence se skládá ze tří kroků: 1) zápis 1 pomocí W1 @(n, 0); 2) zápis 0 pomocí W1 @(n+1, 0) při zápisu 0 @(n,1) se všemi porty pro zápis kromě W1 a čtení @(n, 0) se všemi porty pro čtení; 3) čtení 1 s portem čtení aktuálního testovacího portu @(n, 0).
• D. Testovací sekvence Detekce chyb spojky WBL
  Obětí je zde WIBLO a testovací sekvence se skládá ze tří kroků: 1) zápis 1 pomocí W1 @(n, 0); 2) zápis 0 pomocí W1 @(n,0) při zápisu 1 @(n-1,0) se všemi porty pro zápis kromě W1 a čtení @(n-1, 0) se všemi porty pro čtení; 3) čtení 0 s portem čtení aktuálního testovacího portu @(n,0).

Závěr

Pokrytí vazebných chyb mezi řádky slov a bitovými řádky různých portů bere v úvahu více potenciálních agresorů bez předchozí znalosti rozložení paměti. Souběžné operace čtení a zápisu prováděné ve stejném řádku nebo dokonce na stejné adrese umožňují testování všech možných kombinací dvou agresorů na řádku se slovem oběti nebo na bitovém řádku bez prodloužení doby testu.

Reference
[1] H.-Y. Yang, atd. „Testovací metody pro dvouportovou SRAM bez rušení s podporou zápisu“, sborník 2014 IEEE 32nd VLSI Test Symposium, str. 1-6.

Obecná architektura MPRF

Složitost testování roste s rostoucím počtem portů.

Testovací výzvy MPRF

• Počet portů je velký
• Poskytování nezávislého ovládání a sledování každého portu vyžaduje mnoho obvodů.
• Algoritmy testování kódování jsou velmi složité, zejména s ohledem na chyby ve spojení mezi řádky slov různých portů a chyby ve spojení mezi bitovými řádky různých portů.
• Počet možných testovacích sekvencí rychle roste s počtem portů a počtem zvažovaných agresorů, zejména pokud není známo rozložení paměti.

Navrhovaná metoda

• Všechny porty sdílejí stejný generátor adres a generátor dat, aby se snížila hardwarová režie.
• Provádění souběžných operací zápisu a čtení na stejném řádku nebo dokonce na stejné adrese.
  • dokáže detekovat chyby spojky s jedním a dvěma agresory.
  • zkrátí dobu testu bez výčtu všech možných kombinací chyb spojky.
• Nejsou potřeba žádné informace o rozložení.

Detekce poruch spojky

Detekce poruch spojky RWL

• Oběť: R1WLn
  1. Čtení 0 s portem R1 @(n, 0).
  2. Čtení 1 s portem R1 @(n+1, 0) při zápisu 0 @(n, 0) se všemi porty pro zápis a čtení @(n, 0) se všemi čtecími porty kromě R1.

Detekce poruch spojky WWL

• Oběť: W1WLn
  1. Zápis 0 pomocí W1 @(n, 0).
  2. Zápis 1 pomocí W1 @(n+1, 0) při zápisu 0 @(n,0) se všemi porty pro zápis kromě W1 a čtení @(n, 0) se všemi porty pro čtení.
  3. Čtení 0 pomocí čtecího portu aktuálního testovacího portu @(n,0).

Detekce poruch spojky GWL

• Oběť: GWL0n
  1. Zápis 1 pomocí W1 @(n, 0)
  2. Zápis 0 pomocí W1 @(n+1, 0) při zápisu 0 @(n,1) se všemi porty pro zápis kromě W1 a čtení @(n, 0) se všemi porty pro čtení
  3. Čtení 1 pomocí čtecího portu aktuálního testovacího portu @(n, 0)

Detekce poruch spojky WBL

• Oběť: W1BL0
  • Zápis 1 pomocí W1 @(n, 0)
  • Zápis 0 pomocí W1 @(n,0) při zápisu 1 @(n-1,0) se všemi porty pro zápis kromě W1 a čtení @(n-1, 0) se všemi porty pro čtení
  • Čtení 0 pomocí čtecího portu aktuálního testovacího portu @(n, 0)

Detekce poruch spojky RBL 

• Proces je stejný jako ten, který se používá k detekci poruch vazby RWL.
• Bitové řádky všech portů provádějících souběžné operace jsou řízeny na hodnotu, která je inverzní hodnotou čteného portu, který je testován.
• Posloupnost adres způsobí přechody na všech bitových řádcích, aby byly citlivé na potenciální chyby vazby.

Závěr

Souběžné operace čtení a zápisu prováděné ve stejném řádku – nebo dokonce na stejné adrese – umožňují testování všech možných kombinací dvou agresorů na řádku se slovem oběti nebo na bitovém řádku, aniž by se prodlužovala doba testu.

Dokumenty / zdroje

Registr více portů SIEMENS 3nm Files [pdfUživatelská příručka 3nm víceportový registr Files, 3nm, víceportový registr Files, Port Registr Files, Zaregistrujte se Files, Files

Reference

• Uživatelská příručka