Vysoce výkonné MPU mikroprocesory RENESAS RZ-T Series 32 Bit Arm
Všechny informace obsažené v těchto materiálech, včetně produktů a specifikací produktů, představují informace o produktu v době publikace a mohou být společností Renesas Electronics Corp. bez upozornění změněny. Prosím znovuview nejnovější informace zveřejněné společností Renesas Electronics Corp. různými prostředky, včetně společnosti Renesas Electronics Corp. webweb (http://www.renesas.com).
Oznámení
- Popisy obvodů, softwaru a další související informace v tomto dokumentu slouží pouze pro ilustraci provozu polovodičových produktů a aplikací např.amples. Jste plně odpovědní za začlenění nebo jakékoli jiné použití obvodů, softwaru a informací při návrhu vašeho produktu nebo systému. Společnost Renesas Electronics se zříká jakékoli odpovědnosti za jakékoli ztráty a škody vzniklé vám nebo třetím stranám v důsledku použití těchto obvodů, softwaru nebo informací.
- Společnost Renesas Electronics se tímto výslovně zříká jakýchkoli záruk a odpovědnosti za porušení nebo jakékoli jiné nároky týkající se patentů, autorských práv nebo jiných práv duševního vlastnictví třetích stran ze strany nebo vyplývající z používání produktů společnosti Renesas Electronics nebo technických informací popsaných v tomto dokumentu, včetně neomezuje se na produktová data, výkresy, grafy, programy, algoritmy a aplikace, napřamples
- Žádná licence, výslovná, předpokládaná ani jiná, není udělena na základě žádných patentů, autorských práv nebo jiných práv duševního vlastnictví společnosti Renesas Electronics nebo jiných.
- Jste odpovědní za určení, jaké licence jsou vyžadovány od jakýchkoli třetích stran, a za získání takových licencí pro zákonný dovoz, vývoz, výrobu, prodej, použití, distribuci nebo jinou likvidaci jakýchkoli produktů obsahujících produkty Renesas Electronics, je-li to požadováno.
- Nesmíte měnit, upravovat, kopírovat ani zpětně analyzovat jakýkoli produkt Renesas Electronics, ať už jako celek nebo jeho část. Společnost Renesas Electronics se zříká jakékoli odpovědnosti za jakékoli ztráty nebo škody vzniklé vám nebo třetím stranám v důsledku takových změn, úprav, kopírování nebo zpětného inženýrství.
- Produkty Renesas Electronics jsou klasifikovány podle následujících dvou stupňů kvality: „Standardní“ a „Vysoká kvalita“. Zamýšlené aplikace pro každý produkt Renesas Electronics závisí na stupni kvality produktu, jak je uvedeno níže. „Standardní“: Počítače; kancelářské vybavení; komunikační zařízení; zkušební a měřicí zařízení; Audio a vizuální zařízení; domácí elektronická zařízení; obráběcí stroje; osobní elektronické vybavení; průmyslové roboty; atd. „Vysoká kvalita“: Dopravní zařízení (automobily, vlaky, lodě atd.); řízení dopravy (semafory); rozsáhlá komunikační zařízení; klíčové finanční terminálové systémy; bezpečnostní kontrolní zařízení; atd. Pokud není výslovně uvedeno jako vysoce spolehlivý produkt nebo produkt pro drsná prostředí v datovém listu Renesas Electronics nebo jiném dokumentu Renesas Electronics, produkty Renesas Electronics nejsou určeny nebo autorizovány pro použití v produktech nebo systémech, které mohou představovat přímou hrozbu pro lidský život nebo tělesná zranění (umělá zařízení nebo systémy na podporu života; chirurgické implantáty atd.), nebo mohou způsobit vážné poškození vojenských systémů řízení; systémy klíčového prostoru elektrárny; systémy jaderné elektrárny; zařízení atd.). Společnost Renesas Electronics se zříká jakékoli odpovědnosti za jakékoli škody nebo ztráty, které vám nebo jakýmkoli třetím stranám vzniknou v důsledku použití jakéhokoli produktu Renesas Electronics, který není v souladu s jakýmkoli datovým listem společnosti Renesas Electronics, uživatelskou příručkou nebo jiným dokumentem společnosti Renesas Electronics.
- Žádný polovodičový produkt není absolutně bezpečný. Bez ohledu na jakákoli bezpečnostní opatření nebo funkce, které mohou být implementovány v hardwarových nebo softwarových produktech Renesas Electronics, společnost Renesas Electronics nenese absolutně žádnou odpovědnost vyplývající z jakékoli zranitelnosti nebo narušení bezpečnosti, včetně, nikoli však výhradně, jakéhokoli neoprávněného přístupu nebo použití produktu Renesas Electronics nebo systému, který používá produkt Renesas Electronics. RENESAS ELECTRONICS NEZARUČUJE ANI NEZARUČUJE, ŽE PRODUKTY RENESAS ELECTRONICS, NEBO JAKÉKOLI SYSTÉMY VYTVOŘENÉ POMOCÍ PRODUKTŮ RENESAS ELECTRONICS, BUDOU NEZRANITELNÉ NEBO BEZ NEBEZPEČÍ KORUPCE, ÚTOKU, VIRŮM, VIRŮM, RUŠENÍ A RUŠENÍ NARUŠENÍ BEZPEČNOSTI („Problémy se zranitelností“). RENESAS ELECTRONICS SE ZŘÍKÁ JAKÉKOLI ODPOVĚDNOSTI NEBO ODPOVĚDNOSTI VYPLÝVAJÍCÍ Z JAKÝCHKOLI PROBLÉMŮ SE ZRANITELNOSTÍ NEBO S NÍ SOUVISEJÍCÍ. DÁLE V ROZSAHU POVOLENÉM PŘÍSLUŠNÝM ZÁKONEM SE RENESAS ELECTRONICS ZŘÍKÁ JAKÉKOLIV ZÁRUKY, VÝSLOVNÉ NEBO PŘEDPOKLÁDANÉ, S OHLEDEM NA TOHOTO DOKUMENT A JAKÉKOLI SOUVISEJÍCÍ NEBO DOPROVODNÉ SOFTWARY VČETNĚ HARDWARE IMPLIED ZÁRUKY PRODEJNOSTI NEBO VHODNOSTI PRO KONKRÉTNÍ ÚČEL.
- Při používání produktů Renesas Electronics se řiďte nejnovějšími informacemi o produktech (datové listy, uživatelské příručky, poznámky k aplikaci, „Všeobecné poznámky pro manipulaci a používání polovodičových zařízení“ v příručce spolehlivosti atd.) a zajistěte, aby podmínky použití byly v rozmezí specifikované společností Renesas Electronics s ohledem na maximální jmenovité hodnoty, provozní napájecí zdroj objtagRozsah, charakteristiky rozptylu tepla, instalace atd. Společnost Renesas Electronics se zříká jakékoli odpovědnosti za jakékoli poruchy, selhání nebo nehodu vyplývající z použití produktů Renesas Electronics mimo tyto specifikované rozsahy.
- Přestože se společnost Renesas Electronics snaží zlepšit kvalitu a spolehlivost výrobků Renesas Electronics, polovodičové výrobky mají specifické vlastnosti, jako je výskyt selhání při určité rychlosti a poruchy za určitých podmínek použití. Pokud nejsou v datovém listu společnosti Renesas Electronics nebo jiném dokumentu společnosti Renesas Electronics označeny jako produkt s vysokou spolehlivostí nebo produkt pro drsná prostředí, produkty Renesas Electronics nepodléhají návrhu odolnosti vůči záření. Jste odpovědní za implementaci bezpečnostních opatření k ochraně před možností tělesného zranění, zranění nebo škod způsobených požárem a/nebo nebezpečím pro veřejnost v případě selhání nebo nesprávné funkce produktů Renesas Electronics, jako je bezpečnostní design hardwaru a software, mimo jiné včetně redundance, protipožární ochrany a prevence poruch, vhodného ošetření proti stárnutí nebo jakýchkoli jiných vhodných opatření. Protože hodnocení samotného softwaru mikropočítače je velmi obtížné a nepraktické, odpovídáte za hodnocení bezpečnosti finálních produktů nebo systémů, které vyrábíte.
- Obraťte se prosím na prodejní kancelář Renesas Electronics pro podrobnosti o záležitostech životního prostředí, jako je ekologická kompatibilita každého produktu Renesas Electronics. Jste odpovědní za pečlivé a dostatečné prošetření příslušných zákonů a předpisů, které regulují začlenění nebo použití kontrolovaných látek, včetně, bez omezení, směrnice EU RoHS a používání produktů Renesas Electronics v souladu se všemi těmito platnými zákony a předpisy. Renesas Electronics se zříká jakékoli odpovědnosti za škody nebo ztráty, ke kterým dojde v důsledku vašeho nedodržení platných zákonů a předpisů.
- Produkty a technologie Renesas Electronics nesmějí být používány ani začleňovány do žádných produktů nebo systémů, jejichž výroba, použití nebo prodej je zakázán podle jakýchkoli platných domácích nebo zahraničních zákonů nebo předpisů. Jste povinni dodržovat všechny platné zákony a předpisy o kontrole exportu vyhlášené a spravované vládami zemí, které prosazují jurisdikci nad stranami nebo transakcemi.
- Je odpovědností kupujícího nebo distributora produktů Renesas Electronics nebo jakékoli jiné strany, která distribuuje, likviduje nebo jinak prodává nebo převádí produkt na třetí stranu, aby tuto třetí stranu předem informovali o obsahu a podmínkách stanovených v tomto dokumentu.
- Bez předchozího písemného souhlasu společnosti Renesas Electronics nesmí být tento dokument přetištěn, reprodukován nebo duplikován v jakékoli formě, vcelku ani po částech.
- Máte-li jakékoli dotazy týkající se informací obsažených v tomto dokumentu nebo produktů Renesas Electronics, kontaktujte prosím prodejní kancelář Renesas Electronics.
- (Poznámka 1) „Renesas Electronics“, jak je použito v tomto dokumentu, znamená Renesas Electronics Corporation a zahrnuje také její přímo či nepřímo ovládané dceřiné společnosti.
- (Poznámka 2) „Produkt(y) Renesas Electronics“ znamená jakýkoli produkt vyvinutý nebo vyrobený společností Renesas Electronics nebo pro ni.
Ústředí společnosti
TOYOSU FORESIA, 3-2-24 Toyosu, Koto-ku, Tokio 135-0061, Japonsko www.renesas.com
ochranné známky
Renesas a logo Renesas jsou ochranné známky společnosti Renesas Electronics Corporation. Všechny ochranné známky a registrované ochranné známky jsou majetkem příslušných vlastníků.
Kontaktní informace
Další informace o produktu, technologii, nejaktuálnější verzi dokumentu nebo nejbližší prodejní kanceláři naleznete na:。 www.renesas.com/contact/
Obecná bezpečnostní opatření při manipulaci s mikroprocesorovými jednotkami a produkty mikrořadičů
Následující poznámky k použití platí pro všechny produkty mikroprocesorových jednotek a mikrořadičů od společnosti Renesas. Podrobné poznámky k použití produktů, na které se vztahuje tento dokument, naleznete v příslušných částech dokumentu a také v technických aktualizacích, které byly pro produkty vydány.
- Preventivní opatření proti elektrostatickému výboji (ESD) Silné elektrické pole, když je vystaveno zařízení CMOS, může způsobit destrukci hradlového oxidu a v konečném důsledku zhoršit funkci zařízení. Je třeba podniknout kroky k co největšímu zastavení tvorby statické elektřiny a jejímu rychlému rozptýlení, když k ní dojde. Kontrola prostředí musí být přiměřená. Když je suchý, měl by se použít zvlhčovač. To se doporučuje, aby se zabránilo použití izolátorů, které mohou snadno vytvářet statickou elektřinu. Polovodičová zařízení musí být skladována a přepravována v antistatickém obalu, statickém stínícím vaku nebo vodivém materiálu. Všechny testovací a měřicí nástroje, včetně pracovních stolů a podlah, musí být uzemněny. Obsluha musí být také uzemněna pomocí řemínku na zápěstí. Polovodičových součástek se nesmíte dotýkat holýma rukama. Podobná opatření je třeba přijmout u desek plošných spojů s namontovanými polovodičovými součástkami.
- Zpracování při zapnutí Stav produktu není v době, kdy je dodáváno napájení, definován. Stavy vnitřních obvodů v LSI jsou neurčité a stavy nastavení registrů a pinů jsou nedefinované v době napájení. V hotovém výrobku, kde je resetovací signál přiveden na externí resetovací kolík, nejsou stavy kolíků zaručeny od okamžiku, kdy je přivedeno napájení, až do dokončení procesu resetování. Podobným způsobem nejsou stavy kolíků v produktu, který je resetován funkcí resetování při zapnutí na čipu, zaručeny od okamžiku, kdy je napájení dodáváno, dokud napájení nedosáhne úrovně, při které je resetování specifikováno.
- Vstup signálu ve vypnutém stavu Nevkládejte signály ani I/O napájecí zdroj, když je zařízení vypnuté. Injekce proudu, která je výsledkem vstupu takového signálu nebo I/O napájecího zdroje, může způsobit poruchu a abnormální proud, který v tomto okamžiku prochází zařízením, může způsobit degradaci vnitřních prvků. Postupujte podle pokynů pro vstupní signál ve vypnutém stavu, jak je popsáno v dokumentaci k produktu.
- Zacházení s nepoužitými kolíky S nepoužitými kolíky zacházejte v souladu s pokyny uvedenými v návodu k manipulaci s nepoužitými kolíky. Vstupní kolíky produktů CMOS jsou obecně ve stavu s vysokou impedancí. Při provozu s nepoužitým kolíkem ve stavu otevřeného obvodu se v blízkosti LSI indukuje zvláštní elektromagnetický šum, interně protéká související průstřelný proud a dochází k poruchám v důsledku nesprávného rozpoznání stavu kolíku, protože je možný vstupní signál.
- Hodinové signály Po použití resetu uvolněte resetovací linku až poté, co se signál provozních hodin ustálí. Při přepínání hodinového signálu během provádění programu počkejte, až se cílový hodinový signál stabilizuje. Když je hodinový signál generován externím rezonátorem nebo externím oscilátorem během resetu, zajistěte, aby resetovací linka byla uvolněna až po úplné stabilizaci hodinového signálu. Navíc při přepínání na hodinový signál vytvářený externím rezonátorem nebo externím oscilátorem během provádění programu počkejte, dokud nebude cílový hodinový signál stabilní.
- svtagTvar vlny aplikace na vstupním kolíku Zkreslení tvaru vlny v důsledku vstupního šumu nebo odražené vlny může způsobit poruchu. Pokud vstup zařízení CMOS zůstane v oblasti mezi VIL (Max.) a VIH (Min.) kvůli šumu, např.ample, může dojít k poruše zařízení. Dbejte na to, aby se do zařízení nedostalo chvění, když je vstupní úroveň pevná, a také v přechodném období, kdy vstupní úroveň prochází oblastí mezi VIL (Max.) a VIH (Min.).
- 7. Zákaz přístupu na vyhrazené adresy
Přístup na vyhrazené adresy je zakázán. Rezervované adresy jsou poskytovány pro případné budoucí rozšíření funkcí. Na tyto adresy nepřistupujte, protože není zaručena správná funkce LSI. - Rozdíly mezi produkty Před přechodem z jednoho produktu na jiný, napřample, k produktu s jiným číslem dílu, potvrďte, že změna nepovede k problémům. Charakteristiky mikroprocesorové jednotky nebo mikrokontrolérových produktů ve stejné skupině, ale s jiným číslem dílu, se mohou lišit, pokud jde o kapacitu vnitřní paměti, vzor rozložení a další faktory, které mohou ovlivnit rozsah elektrických charakteristik, jako jsou charakteristické hodnoty, provozní rezervy, odolnost vůči šumu a množství vyzařovaného šumu. Při přechodu na produkt s jiným číslem dílu zaveďte pro daný produkt test hodnocení systému.
Nadview
Tato příručka poskytuje metodu návrhu desky plošných spojů, která bere v úvahu splnění ověřovacích položek v „Příručce pro ověření desek plošných spojů skupin RZ/T2H a RZ/N2H pro LPDDR4“ (R01AN7260EJ****). Renesas poskytuje referenční návrh LPDDR4, který je plně ověřen podle ověřovací příručky. Struktury a topologie PCB, které jsou použity v této příručce, odkazují na referenční návrh. Můžete zkopírovat rozložení PCB referenčního návrhu. Všechny ověřovací položky uvedené v ověřovací příručce by však měly být v zásadě ověřeny prostřednictvím simulací SI a PDN, i když jste data zkopírovali. Na tyto LSI se vztahují následující dokumenty. Ujistěte se, že odkazujete na nejnovější verze těchto dokumentů. Poslední čtyři číslice čísla dokumentu (popsané jako ****) označují informace o verzi každého dokumentu. Nejnovější verze uvedených dokumentů jsou získány od společnosti Renesas Electronics Web místo.
Seznam referenčních dokumentů
| Typ dokumentu | Popis | Název dokumentu | Dokument číslo. |
| Uživatelská příručka pro Hardware | Hardwarové specifikace (přiřazení pinů, specifikace periferních funkcí, elektrické charakteristiky, časové diagramy) a popis provozu | Uživatelská příručka pro skupiny RZ/T2H a RZ/N2H: Hardware | R01UH1039EJ**** |
| Poznámka k aplikaci | Průvodce ověřením PCB pro LPDDR4 | Ověřovací příručka PCB skupin RZ/T2H a RZ/N2H pro LPDDR4 | R01AN7260EJ**** |
Základní informace
Struktura PCB
Tento návod je pro 8vrstvou desku s průchozími otvory. Přiřazovací signál nebo výkon (GND) každé vrstvy pro 8vrstvou desku je znázorněn na obrázku 2.1, číselná hodnota pro každou vrstvu udává její tloušťku.
- 8vrstvý průchozí otvor
- Základní materiál: FR-4
- [Dielektrická konstanta: Relativní permitivita / Ztrátová tangens]
- Pájecí odpor (SR): 3.7/0.017 (pro 1 GHz)
- Prepreg (PP) 0.08 mm: 4.2/0.012 (pro 1 GHz)
- Prepreg (PP) 0.21 mm: 4.6/0.010 (pro 1 GHz)
- Jádro: 4.6/0.010 (pro 1 GHz)
Pravidla designu
- Specifikace VIA
- Průměr VIA: 0.25 mm
- Průměr povrchu: 0.5 mm
- Průměr vnitřní vrstvy: 0.5 mm
- Vnitřní průměr vůle: 0.7 mm
- Střed VIA – Střed VIA: 0.8 mm (LSI)
- VIA land – VIA land : 0.3 mm (LSI)
- Střed VIA – Střed VIA: 0.65 mm (DRAM)
- VIA land – VIA land: 0.15 mm (DRAM)
- Minimální šířka stopy: 0.1 mm
- Minimální prostor
- Kabeláž – Kabeláž: 0.1mm
- Kabeláž – VIA: 0.1mm
- Kabeláž – BGA zem: 0.1mm
- VIA – BGA zem: 0.1 mm
- Zapojení – BGA odpor: 0.05 mm
Net swap
Omezení čistého swapu
Některé externí piny jsou vyměnitelné. Nejsou vyžadována žádná nastavení registru, protože nástroj pro generování parametrů DDR (gen_tool) poskytuje nastavení swapu. Pokud jde o podrobnosti o swizzlingu externích kolíků, viz „Uživatelská příručka skupin RZ/T2H a RZ/N2H: Hardware, 57.4.1 Swizzling externích kolíků“ (R01UH1039EJ****) a nástroj pro generování parametrů DDR.
Example of swizzling pro RZ/T2H
Tabulka 3.1 ukazuje příkladample of swizzling podporované referenčním návrhem dat rozložení PCB pro RZ/T2H.
Tabulka 3.1 Přample of swizzling pro RZ/T2H (1 ze 3)
| RZ/T2H | LPDDR4 | Poznámka | ||
| PIN č | Název signálu | PIN č | Název signálu | |
| K2 | DDR_DQA0 | F11 | DQA11 | － |
| K3 | DDR_DQA1 | F9 | DQA12 | － |
| K1 | DDR_DQA2 | E11 | DQA10 | － |
| K4 | DDR_DQA3 | E9 | DQA13 | － |
| J1 | DDR_DQA4 | C9 | DQA14 | － |
| H2 | DDR_DQA5 | B9 | DQA15 | － |
| H1 | DDR_DQA6 | C11 | DQA9 | － |
| J4 | DDR_DQA7 | B11 | DQA8 | － |
| F2 | DDR_DQA8 | B4 | DQA7 | － |
| E2 | DDR_DQA9 | C2 | DQA1 | － |
| G3 | DDR_DQA10 | C4 | DQA6 | － |
| F3 | DDR_DQA11 | E2 | DQA2 | － |
| E1 | DDR_DQA12 | F2 | DQA3 | － |
| E4 | DDR_DQA13 | B2 | DQA0 | － |
| F4 | DDR_DQA14 | F4 | DQA4 | － |
| G1 | DDR_DQA15 | E4 | DQA5 | － |
| J3 | DDR_DMIA0 | C10 | DMIA1 | － |
| G4 | DDR_DMIA1 | C3 | DMIA0 | － |
| K5 | DDR_DQSA_T0 | D10 | DQSA_T1 | － |
| G5 | DDR_DQSA_T1 | D3 | DQSA_T0 | － |
| J5 | DDR_DQSA_C0 | E10 | DQSA_C1 | － |
| F5 | DDR_DQSA_C1 | E3 | DQSA_C0 | － |
Example of swizzling pro RZ/T2H (2 ze 3)
| RZ/T2H | LPDDR4 | Poznámka | ||
| PIN č | Název signálu | PIN č | Název signálu | |
| U4 | DDR_DQB0 | U9 | DQB12 | － |
| V2 | DDR_DQB1 | V9 | DQB13 | － |
| V1 | DDR_DQB2 | U11 | DQB11 | － |
| V4 | DDR_DQB3 | Y9 | DQB14 | － |
| W2 | DDR_DQB4 | V11 | DQB10 | － |
| Y3 | DDR_DQB5 | AA11 | DQB8 | － |
| Y1 | DDR_DQB6 | AA9 | DQB15 | － |
| W3 | DDR_DQB7 | Y11 | DQB9 | － |
| AA1 | DDR_DQB8 | V4 | DQB5 | － |
| AB2 | DDR_DQB9 | Y2 | DQB1 | － |
| AB4 | DDR_DQB10 | AA2 | DQB0 | － |
| AC4 | DDR_DQB11 | AA4 | DQB7 | － |
| AC1 | DDR_DQB12 | U2 | DQB3 | － |
| AC3 | DDR_DQB13 | V2 | DQB2 | － |
| AB1 | DDR_DQB14 | Y4 | DQB6 | － |
| AA3 | DDR_DQB15 | U4 | DQB4 | － |
| W4 | DDR_DMIB0 | Y10 | DMIB1 | － |
| AB3 | DDR_DMIB1 | Y3 | DMIB0 | － |
| V5 | DDR_DQSB_T0 | W10 | DQSB_T1 | － |
| AA5 | DDR_DQSB_T1 | W3 | DQSB_T0 | － |
| W5 | DDR_DQSB_C0 | V10 | DQSB_C1 | － |
| AB5 | DDR_DQSB_C1 | V3 | DQSB_C0 | － |
Example of swizzling pro RZ/T2H (3 ze 3)
| RZ/T2H | LPDDR4 | Poznámka | ||
| PIN č | Název signálu | PIN č | Název signálu | |
| N1 | DDR_CKA_T | J8 | CKA_T | Žádné přemapování |
| M1 | DDR_CKA_C | J9 | CKA_C | Žádné přemapování |
| M6 | DDR_CKEA0 | J4 | CKEA0 | Žádné přemapování |
| L6 | DDR_CKEA1 | J5 | CKEA1 | Žádné přemapování |
| M4 | DDR_CSA0 | H4 | CSA0 | Žádné přemapování |
| M5 | DDR_CSA1 | H3 | CSA1 | Žádné přemapování |
| P4 | DDR_CAA0 | H11 | CAA4 | － |
| L2 | DDR_CAA1 | H2 | CAA0 | － |
| N3 | DDR_CAA2 | H9 | CAA2 | － |
| M2 | DDR_CAA3 | J2 | CAA1 | － |
| M3 | DDR_CAA4 | H10 | CAA3 | － |
| N5 | DDR_CAA5 | J11 | CAA5 | － |
| R1 | DDR_CKB_T | P8 | CKB_T | Žádné přemapování |
| T1 | DDR_CKB_C | P9 | CKB_C | Žádné přemapování |
| R2 | DDR_CKEB0 | P4 | CKEB0 | Žádné přemapování |
| P2 | DDR_CKEB1 | P5 | CKEB1 | Žádné přemapování |
| T6 | DDR_CSB0 | R4 | CSB0 | Žádné přemapování |
| U6 | DDR_CSB1 | R3 | CSB1 | Žádné přemapování |
| P3 | DDR_CAB0 | R9 | CAB2 | － |
| T2 | DDR_CAB1 | R2 | CAB0 | － |
| T4 | DDR_CAB2 | R10 | CAB3 | － |
| U1 | DDR_CAB3 | R11 | CAB4 | － |
| U3 | DDR_CAB4 | P11 | CAB5 | － |
| T5 | DDR_CAB5 | P2 | CAB1 | － |
| P7 | DDR_RESET_N | T11 | RESET_N | Žádné přemapování |
| R8 | DDR_ZN | － | － | Žádné přemapování |
| R7 | DDR_DTEST | － | － | Žádné přemapování |
| P8 | DDR_ATEST | － | － | Žádné přemapování |
Společné pokyny
Umístění komponent
Obrázek 4.1 ukazuje předpoklady umístění součástí, U1 označuje LSI a M1 označuje DRAM.
- Pouzdro 2RANK: Umístěte U1 a M1 na L1.
Pokyny pro uspořádání napájecího zdroje IO
IO napájecí zdroj (DDR_VDDQ) by měl být vytvořen na L6 jako rovina a měl by být dostatečně velký, aby pokryl všechny stopy signálu a DRAM. Jak ukazuje obrázek 4.2, umístěte jeden VIA na každý jeden nebo dva PADy IO napájecího zdroje blízko LSI a umístěte kondenzátor na počet VIA. Použijte GND PAD poblíž DDR_VDDQ umístěte VIA pro GND pomocí stejného pravidla. Chcete-li zkrátit cestu zpětného proudu pro napájení IO, zvažte umístění kondenzátorů s co nejkratší stopou k napájení IO a GND. Ověřte rozvržení pomocí analýzy PDN a zkontrolujte, zda výsledky splňují specifikace popsané v ověřovací příručce.
Topologie
Pokud jde o podrobnosti zešikmení mezi vodiči pro každý signál, viz „Průvodce ověřením PCB skupin RZ/T2H a RZ/N2H pro LPDDR4, 4.1.1 Omezení zešikmení“ (R01AN7260EJ****). Konfigurace PCB referenčního designu je uvedena níže.
Topologie RZ/T2H
- Systém RANK: Duální
- LPDDR4 SDRAM: 64 GB
- Cílové zařízení: MT53E2G32D4DE-046 AIT:C (Z42N QDP)
- PCB: 8 vrstev / jedna ku jedné / horní montáž
Konfigurace PCB
Tabulka 5.1 ukazuje doporučené nastavení IO. Referenční návrh dat rozmístění PCB používá 2Rank pro model DRAM.
Tabulka 5.1 Doporučené nastavení IO
| Signál | LSI | DOUŠEK | Dampodpor | Číslo hodnosti | ||
| Nastavení ovladače | ODT | Nastavení ovladače | ODT | |||
| CLK | 60Ω | － | － | 60Ω | － | 1 |
| 60Ω (strana kategorie 0) VYPNUTA (strana kategorie 1) | 2 | |||||
| CA | 60Ω | － | － | 60Ω | － | 1 |
| 60Ω (strana kategorie 0) VYPNUTA (strana kategorie 1) | 2 | |||||
| CS | 60Ω | － | － | 60Ω | － | 1, 2 |
| CKE | PEVNÝ | － | － | － | 22Ω | 1, 2 |
| RESETOVAT | PEVNÝ | － | － | － | － | 1, 2 |
| DQ, DQS
(Napsat) |
40Ω | VYPNUTO | VYPNUTO | 40Ω | － | 1 |
| 40Ω (přístupová strana) OFF (nepřístupová strana) | 2 | |||||
| DQ, DQS
(Číst) |
VYPNUTO | 40Ω | RONPD = 40Ω LSI ODT = 40Ω VOH = VDDQ / 3 | VYPNUTO | － | 1 |
| OFF (přístupová strana) OFF (nepřístupná strana) | 2 | |||||
Topologie CLK
Obrázek 5.2 ukazuje topologii CLK. L1 označuje vrstvy stopy, a0 až a0# označují délku stopy. Impedance lichého režimu (Zodd) je rovna Zdiff/2. Stopy hodin Zodd by měly být 40Ω±10%. Navrhněte hodiny podle topologie popsané na tomto obrázku.
- Páry CLK by měly mít stejnou délku. → a0=a0#
- Mezi ostatními trasami signálu udržujte vzdálenost 0.25 mm nebo více.
- Ověřte rozvržení pomocí simulace SI a zkontrolujte jeho výsledek, aby vyhovoval omezením časování a tvaru vlny v ověřovací příručce. (Povinné).
Topologie CA
Obrázek 5.3 ukazuje topologii CA. L1, L3 a L8 označují vrstvy stopy, a0 až c2 označují délku stopy. “ 
” jsou VIA.Adresní a povelové signály jsou jednostranné a jejich impedance (Z0) by měla být 50Ω±10%.Navrhněte adresní a povelové signály podle topologie popsané na tomto obrázku.
- Ověřte rozvržení pomocí simulace SI a zkontrolujte jeho výsledek, aby vyhovoval omezením časování a tvaru vlny v ověřovací příručce. (Povinné)
CTRL topologie
Obrázek 5.4 ukazuje topologii CTRL. L1, L3 a L8 označují vrstvy stopy, a0 až c3 označují délku stopy. “ ” jsou VIA Řídicí signály jsou jednostranné a jejich impedance (Z0) by měla být 50Ω±10 %.Navrhněte řídicí signály podle topologie popsané na tomto obrázku.
- Ověřte rozvržení pomocí simulace SI a zkontrolujte jeho výsledek, aby vyhovoval omezením časování a tvaru vlny v ověřovací příručce. (Povinné)
RESET topologie
Obrázek 5.5 ukazuje topologii RESET. L1 a L3 označují vrstvy stopy, a0 až a2 označují délku stopy. “ ” jsou VIA.Resetovací signál je jednostranný a jeho impedance (Z0) by měly být 50Ω±10%.Zapojení navrhněte tak, aby topologie zapojení odpovídala tomuto obrázku.
- Ověřte rozvržení pomocí simulace SI a zkontrolujte jeho výsledek, aby vyhovoval omezením časování a tvaru vlny v ověřovací příručce. (Povinné)
Topologie DQS/DQ
Obrázek 5.6 a obrázek 5.7 ukazují topologii DQS/DQ. L1, L3 a L8 na obrázku níže označují vrstvy stopy, a0 až b2 označují délku stopy. „ “ jsou VIA. Zodd pro stopy DQS a DQS# by měl být 40Ω±10%. Z0 pro DQ a DM by měla být 45Ω±10%. Navrhněte DQS podle topologie popsané na tomto obrázku.
- Páry DQS by měly mít stejnou délku. → a0=a0#
- Mezi ostatními trasami signálu udržujte vzdálenost 0.25 mm nebo více.
- Ověřte rozvržení pomocí simulace SI a zkontrolujte jeho výsledek, aby vyhovoval omezením časování a tvaru vlny v ověřovací příručce. (Povinné)
Cílové signály: DDR_DMIA[0:1], DDR_DQA[0:15],DDR_DMIB[0:1],DDR_DQB_[0:15]
Manipulace s ostatními kolíky
Manipulace s ostatními piny je následující.
- DDR_ZN: 120 (±1%) Ω externí odpor musí být zapojen mezi DDR_ZN a VSS (GND).
- DDR_DTEST, DDR_ATEST: Ponechte tyto kolíky otevřené.
|
Rev. |
Datum |
Popis | |
| Strana | Shrnutí | ||
| 0.70 | 26. března 2024 | ¾ | Vydáno první předběžné vydání |
| 1.00 | 30. září 2024 | 5 | 1 Konecview: Přidán popis referenčního designu. |
| 8 | 3.1 Omezení síťového swapu: Přidán popis nástroje pro generování parametrů DDR. | ||
Průvodce návrhu PCB skupin RZ/T2H a RZ/N2H pro LPDDR4
- Datum vydání: Rev.0.70 26. března 2024 Rev.1.00 30. září 2024
- Vydal: Renesas Electronics Corporation
Nejčastější dotazy
Otázka: Mohu tento dokument reprodukovat nebo duplikovat?
Odpověď: Ne, tento dokument nelze přetiskovat, reprodukovat nebo duplikovat bez předchozího písemného souhlasu společnosti Renesas Electronics.
Otázka: Jak mohu získat více informací o produktech Renesas Electronics?
Odpověď: Pro další dotazy se prosím obraťte na prodejní kancelář Renesas Electronics.
Dokumenty / zdroje
 |
Vysoce výkonné MPU mikroprocesory RENESAS RZ-T Series 32 Bit Arm [pdfUživatelská příručka Řada RZ-T, řada RZ-T 32bitové špičkové MPU mikroprocesory na bázi ramene, špičkové MPU na bázi 32bitového ramena mikroprocesory, špičkové MPU mikroprocesory, mikroprocesory |