Ovladač displeje Microsemi UG0649
Microsemi neposkytuje žádnou záruku, prohlášení ani záruku týkající se informací zde obsažených nebo vhodnosti svých produktů a služeb pro jakýkoli konkrétní účel, ani nepřebírá žádnou odpovědnost vyplývající z aplikace nebo použití jakéhokoli produktu nebo okruhu. Zde prodávané produkty a jakékoli další produkty prodávané společností Microsemi byly podrobeny omezenému testování a neměly by být používány ve spojení s kritickým vybavením nebo aplikacemi. Jakékoli výkonnostní specifikace jsou považovány za spolehlivé, ale nejsou ověřeny, a Kupující musí provést a dokončit veškeré výkonnostní a další testování produktů, a to samostatně a společně s jakýmikoli koncovými produkty nebo v nich instalované. Kupující se nebude spoléhat na žádná data a výkonové specifikace nebo parametry poskytnuté společností Microsemi. Je odpovědností kupujícího nezávisle určit vhodnost jakýchkoli produktů a testovat a ověřit je. Informace poskytované společností Microsemi níže jsou poskytovány „tak, jak jsou, kde jsou“ a se všemi chybami a veškerá rizika spojená s těmito informacemi nese výhradně Kupující. Microsemi neuděluje, explicitně ani implicitně, žádné straně žádná patentová práva, licence nebo jakákoli jiná práva duševního vlastnictví, ať už se jedná o takové informace samotné nebo cokoli popsaného v těchto informacích. Informace uvedené v tomto dokumentu jsou majetkem společnosti Microsemi a společnost Microsemi si vyhrazuje právo kdykoli bez upozornění provést jakékoli změny informací v tomto dokumentu nebo jakýchkoli produktů a služeb.
O Microsemi
Microsemi, XNUMX% dceřiná společnost Microchip Technology Inc. (Nasdaq: MCHP), nabízí komplexní portfolio polovodičových a systémových řešení pro letectví a obranu, komunikace, datová centra a průmyslové trhy. Produkty zahrnují vysoce výkonné a radiací zesílené analogové integrované obvody se smíšeným signálem, FPGA, SoC a ASIC; produkty pro řízení spotřeby; časovací a synchronizační zařízení a přesná časová řešení, stanovující světový standard pro čas; Zařízení pro zpracování hlasu; RF řešení; diskrétní součásti; podniková úložiště a komunikační řešení, bezpečnostní technologie a škálovatelný anti-tamper produkty; Ethernetová řešení; Integrované obvody Power-over-Ethernet a střední rozpětí; stejně jako možnosti a služby vlastního návrhu. Více se dozvíte na www.microsemi.com.
Historie revizí
Historie revizí popisuje změny, které byly v dokumentu implementovány. Změny jsou uvedeny podle revizí, počínaje aktuální publikací.
Revize 7.0
Níže je uveden souhrn změn v revizi 7.0 tohoto dokumentu.
- Aktualizované konfigurační parametry, strana 5 sekce.
- Aktualizovaná část Využití zdrojů, strana 8.
- Aktualizovaná křivka testovacího ovladače displeje. Viz obrázek 12, strana 7.
Revize 6.0
Níže je uveden souhrn změn v revizi 6.0 tohoto dokumentu.
- Aktualizována sekce Úvod, strana 2.
- Aktualizován blokový diagram a časový diagram řadiče zobrazení.
- Aktualizované tabulky, jako jsou vstupy a výstupy řadiče zobrazení, konfigurační parametry a zpráva o využití zdrojů.
- Aktualizovány konfigurační parametry testbench a některé obrázky v sekci Testbench.
Revize 5.0
Níže je uveden souhrn změn v revizi 5.0 tohoto dokumentu.
- Aktualizovaná část Využití zdrojů, strana 8.
Revize 4.0
Níže je uveden souhrn změn v revizi 4.0 tohoto dokumentu.
- Aktualizovaná simulace Testbench, strana 6 sekce.
Revize 3.0
Níže je uveden souhrn změn v revizi 3.0 tohoto dokumentu.
- Aktualizovaná část Implementace hardwaru, strana 3 se vstupním signálem ddr_rd_video_resolution.
- Rozlišení ovládání displeje bylo aktualizováno na 4096 × 2160. Další informace naleznete v části Vstupy a výstupy, strana 4.
- Přidána sekce Testbench Simulation, strana 6.
Revize 2.0
Tabulka 2, strana 5 byla aktualizována o signál g_DEPTH_OF_VIDEO_PIXEL_FROM_DDR. Další informace naleznete v části Parametry konfigurace, strana 5 (SAR 76065).
Revize 1.0
Revize 1.0 byla první publikací tohoto dokumentu.
Zavedení
Řadič displeje generuje signály synchronizace displeje na základě rozlišení displeje. Generuje horizontální a vertikální synchronizační signály, horizontální a vertikální aktivní signály, signály konce rámce a signály umožňující přenos dat. Vstupní video data jsou také synchronizována s těmito synchronizačními signály. Synchronizační signály spolu s video daty lze přivádět na kartu DVI, HDMI nebo VGA, která je propojena s monitorem.
Následující obrázek ukazuje průběhy synchronizačního signálu.
Obrázek 1 • Průběhy synchronizačního signálu
Implementace hardwaru
Následující obrázek ukazuje blokové schéma řadiče displeje.
Obrázek 2 • Blokové schéma řadiče displeje
Řadič displeje má následující dva submoduly.
Generátor signálu 1
Má jeden horizontální pult a jeden vertikální pult. Horizontální počítadlo začne počítat, jakmile se signál ENABLE_I zvýší a vynuluje se pokaždé, když dosáhne celkového horizontálního počtu (horizontální rozlišení + horizontální přední veranda + horizontální zadní veranda + šířka horizontální synchronizace). Vertikální počítadlo začne počítat po skončení prvního horizontálního řádku a vynuluje se, když dosáhne celkového vertikálního počtu (vertikální rozlišení + vertikální přední veranda + vertikální zadní veranda + vertikální šířka synchronizace).
Signál DATA_TRIGGER_O generuje generátor signálu1 na základě hodnot horizontálního a vertikálního čítače.
Generátor signálu 2
Má také jeden horizontální pult a jeden vertikální pult. Horizontální počítadlo začne počítat, když EXT_SYNC_SIGNAL_I přejde vysoko a vynuluje se pokaždé, když dosáhne celkového horizontálního počítání (horizontální rozlišení + horizontální přední veranda + horizontální zadní veranda + šířka horizontální synchronizace). Vertikální počítadlo začne počítat, když horizontální počítadlo poprvé dosáhne celkového horizontálního počítadla. Vertikální počítadlo se vynuluje, když dosáhne celkového vertikálního počtu (Vertikální rozlišení + Vertikální přední veranda + Vertikální zadní veranda + Šířka vertikální synchronizace). Signály H_SYNC_O, V_SYNC_O, H_ACTIVE_O, V_ACTIVE_O a DATA_ENABLE_O jsou generovány signálovým generátorem2 na základě hodnot horizontálního a vertikálního čítače.
Vstupy a výstupy
Porty
Následující tabulka uvádí popis vstupních a výstupních portů. Tabulka 1 • Vstupy a výstupy ovladače displeje
| Název signálu | Směr | Šířka | Popis |
| RESETN_I | Vstup | 1 bit | Aktivní nízký asynchronní resetovací signál podle návrhu |
| SYS_CLK_I | Vstup | 1 bit | Systémové hodiny |
| ENABLE_I | Vstup | 1 bit | Aktivuje ovladač zobrazení |
| ENABLE_EXT_SYNC_I | Vstup | 1 bit | Umožňuje externí synchronizaci |
| EXT_SYNC_SIGNAL_I | Vstup | 1 bit | Referenční signál externí synchronizace. Používá se ke kompenzaci zpoždění generovaného mezibloky. Jeho časové charakteristiky by měly odpovídat zvolenému rozlišení videa (nastavenému pomocí G_VIDEO_FORMAT). |
| H_SYNC_O | Výstup | 1 bit | Aktivní horizontální synchronizační impuls |
| V_SYNC_O | Výstup | 1 bit | Aktivní vertikální synchronizační impuls |
| H_ACTIVE_O | Výstup | 1 bit | Horizontální aktivní období videa |
| V_ACTIVE_O | Výstup | 1 bit | Vertikální aktivní období videa |
| DATA_TRIGGER_O | Výstup | 1 bit | Spouštěč dat. Používá se ke spuštění operace čtení DDR |
| FRAME_END_O | Výstup | 1 bit | Po každém konci snímku se zvýší o jednu hodinu |
| DATA_ENABLE_O | Výstup | 1 bit | Povolení dat pro HDMI |
| H_RES_O | Výstup | 16 bit | Horizontální rozlišení |
Konfigurační parametry
Následující tabulka uvádí popis obecných konfiguračních parametrů používaných v hardwarové implementaci řadiče zobrazení, které se mohou lišit v závislosti na požadavcích aplikace.
Časové diagramy
Testbench simulace
Pro kontrolu funkčnosti řadiče displeje je k dispozici testovací plocha. V následující tabulce jsou uvedeny parametry, které lze konfigurovat.
Následující kroky popisují, jak simulovat jádro pomocí testbench.
- V okně Libero SoC Design Flow rozbalte položku Vytvořit návrh, poklepejte na Create SmartDesign Testbench nebo klikněte pravým tlačítkem na Create SmartDesign Testbench a kliknutím na Run vytvořte SmartDesign testbench. Viz následující obrázek.
- V dialogovém okně Create New SmartDesign Testbench zadejte název nové testovací plochy SmartDesign a klepněte na tlačítko OK, jak je znázorněno na následujícím obrázku.
Vytvoří se testovací stolice SmartDesign a napravo od podokna Design Flow se zobrazí plátno. - V katalogu Libero SoC (View > Windows > Catalog), rozbalte Solutions-Video a přetáhněte jádro Display Controller na plátno SmartDesign testbench, jak je znázorněno na následujícím obrázku.
- Vyberte všechny porty, klikněte pravým tlačítkem a vyberte Povýšit na nejvyšší úroveň, jak je znázorněno na následujícím obrázku.
- Klikněte na Generovat komponentu na panelu nástrojů SmartDesign, jak je znázorněno na následujícím obrázku
- Na kartě Hierarchie stimulů klikněte pravým tlačítkem myši na display_controller_test (display_controller_tb.vhd) testbench
Nástroj ModelSim se objeví s testovací stolicí file načteno do něj, jak je znázorněno na následujícím obrázku
Pokud je simulace přerušena z důvodu limitu doby běhu v DO file, použijte k dokončení simulace příkaz run -all. Po dokončení simulace se zobrazí výstupní obraz zkušební stolice file se objeví ve složce simulace (View > Files > simulace). Další informace o aktualizaci parametrů testbench naleznete v tabulce 3, strana 6.
Využití zdrojů
Řadič displeje je implementován v SmartFusion2 a IGLOO2 system-on-chip (SoC) FPGA (balíček M2S150T-1FC1152) a PolarFire FPGA (balíček MPF300TS – 1FCG1152E). Následující tabulka uvádí zdroje využívané FPGA, když G_VIDEO_FORMAT = 1920×1080 a G_PIXELS_PER_CLK = 1.
| Zdroj | Používání |
| DFF | 79 |
| 4LUT | 150 |
| LSRAM | 0 |
| MATEMATIKA | 0 |
| Zdroj | Používání |
| DFF | 79 |
| 4LUT | 149 |
| RAM 1Kx18 | 0 |
| RAM 64x18 | 0 |
| MACC | 0 |
Centrála Microsemi
One Enterprise, Aliso Viejo, CA 92656 USA
V rámci USA: +1 800-713-4113 Mimo USA: +1 949-380-6100 Prodej: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com www.microsemi.com
2019 Microsemi, XNUMX% dceřiná společnost Microchip Technology Inc. Všechna práva vyhrazena. Microsemi a logo Microsemi jsou registrované ochranné známky společnosti Microsemi Corporation. Všechny ostatní ochranné známky a servisní známky jsou majetkem příslušných vlastníků.
Dokumenty / zdroje
 |
Ovladač displeje Microsemi UG0649 [pdfUživatelská příručka UG0649 Řadič displeje, UG0649, řadič displeje, řadič |
