MICROCHIP Xilinx Spartan 6 Example konverze
Přední poskytovatel inteligentních, propojených a bezpečných integrovaných řídicích řešení
Vytvořte projekt Libero® SoC Design Suite
Umístěte konverzní skript do adresáře projektu ISE®
python conv_xise_1v0.py -t .xise
Otevřete Libero SoC Design Suite a spusťte vytvořený skript TCL
Projekt je vytvořen, ale chybí:
- IP: BlockRAM, moje_hodiny
- Architektonické základní bloky: bufg
Pokračování
Podporované cílové architektury pro konverzi
- MPFS: PolarFire® SoC
- MPF: FPGA PolarFire
- M2S: SmartFusion®2
- M2GL: IGLOO®2
- AGL: IGLÚ
- A3P: ProASIC®3
Zařízení IGLOO a ProASIC3 vyžadují Libero SoC verze 11.9 nebo starší
Další architektury podporované v nejnovější verzi Libero SoC
Vyměňte PLL a DCM
- Vyberte katalog IP v Libero ® SoC Design Suite
- Vytvořte CCC Conditioning Circuit (CCC) pro požadované frekvence
- Pro resetování vyberte záložku Upřesnit
Vyměňte jednotlivé vyrovnávací paměti hodin
Návrhy často obsahují vyrovnávací paměti hodin (BUFG)
- Knihovny specifické pro dodavatele
- Unisim => smartfusion, smartfusion2,polarfire
Změna instancí
- BUFG => CLKINT
Dokumentace: Průvodce knihovnou maker
- SmartFusion®, IGLOO® a ProASIC®3
- SmartFusion2 a IGLOO2
- PolarFire®
Vyměňte Block RAM
- Vytvořte novou LSRAM z katalogu IP
- Nakonfigurujte LSRAM
Vytvořte Shima
- Vezměte existující mapu portu Block RAM
- Vytvořte nový HDL file
- Přizpůsobte mapu přístavu podložky
Instant LSRAM do Shim
- Vezměte deklaraci entity z IP file
- Propojte shim porty s instancí
Aktualizujte hierarchii designu
Klikněte na Vytvořit hierarchii“
Integrace zdrojů pod root designem
Opravte chyby v HDL
Spusťte syntézu
- Opravte případné překlepy nahlášené nástroji
Omezení
Dvakrát klikněte na Spravovat omezení“
Zadejte časová omezení
Vytvořit odvozená omezení“
Odvozená omezení:
- Využijte funkcionalitu PLL (vícenásobný/fázový posun)
- Omezení modifikace hodin „b ehind“.
Klikněte na „Odvodit omezení“
- Naplní další SDC file
Omezte křížení domén hodin
Přiřadit piny
- Správce omezení
- Přiřazení pinů přes tabulku
- Přiřazení pinů prostřednictvím balíčku
Implementujte design
- Návrh místa a trasy
- Zkontrolujte časování a proveďte uzávěrku časování
(set_false_path v doméně hodin
- Vytvořte bitový proud
Hotovo
Užijte si dlouhou životnost vašeho nového designu FPGA
2022 Microchip Technology Inc. a její dceřiné společnosti
Dokumenty / zdroje
 |
MICROCHIP Xilinx Spartan 6 Example konverze [pdfUživatelská příručka Xilinx Spartan 6 Example Conversion, Xilinx, Spartan 6 Přample Conversion, Přample konverze |
