Kontrolní seznam návrhu hardwaru MICROCHIP LAN8814

ZAVEDENÍ

Tento dokument obsahuje kontrolní seznam návrhu hardwaru pro rodinu produktů Microchip LAN8814. Má pomoci zákazníkům dosáhnout úspěchu při prvním průchodu. Tyto položky kontrolního seznamu by měly být dodržovány při používání LAN8814 v novém designu. Shrnutí těchto položek je uvedeno v části 11.0 – „Shrnutí kontrolního seznamu hardwaru“. Podrobné informace o těchto tématech naleznete v příslušných sekcích:

• Oddíl 2.0, „Obecné úvahy“
• Sekce 3.0, „Napájení“
• Sekce 4.0, „Rozhraní médií s kroucenou dvojlinkou“
• Část 5.0, „Rozhraní MAC QSGMII/Q-USGMII“
• Sekce 6.0, „Hodiny zařízení“
• Sekce 7.0, „Výstup hodin obnoveného média“
• Sekce 8.0, „Podpora 1588“
• Sekce 9.0 – „Digitální rozhraní a I/O“
• Sekce 10.0, „Různé“

OBECNÉ ÚVAHY

Požadované reference
Implementátor LAN8814 by měl mít po ruce následující dokumenty:

• LAN8814 4portový Gigabit Ethernet Transceiver s QSGMII/Q-USGMII, IEEE 1588, SyncE a TSN Support Data Sheet
• Dokumenty LAN8814 EVB, včetně schémat, PCB file, kusovník atd www.microcip.com.

Kontrola kolíků
Zkontrolujte pinout dílu podle datového listu. Ujistěte se, že všechny piny odpovídají datovému listu a jsou nakonfigurovány jako vstupy, výstupy nebo obousměrné pro kontrolu chyb.

Země

• Jediná zemní reference jako systémové uzemnění se používá pro všechny zemnicí kolíky. Použijte jednu souvislou zemní plochu, abyste zajistili nízkoimpedanční zemní cestu a spojitou zemní referenci pro všechny signály.
• Pro lepší EMI a ESD je nutné uzemnění šasi mezi magnety a konektorem RJ45 na straně linky.

MOC

Tabulka 3-1 ukazuje piny napájecího zdroje pro LAN8814.

Jméno	Kolík	Popis	Komentáře
+2.5/3.3V Analogový I/O napájecí zdroj	VDDAH 4 VDDAH_P[3:0] 113, 100, 24, 11 VDDAH_SERDES 49, 51 VDDAH_PLL_PTP 65 VDDAH_ABPVT 66	+2.5/3.3V analogové I/O napájení	Moc
+2.5/3.3V Analogový napájecí zdroj	VDD33REF 3	+2.5/3.3V analogové napájení	Moc
+1.1V analogový napájecí zdroj	VDDAL_ADC_A_P[3:0] 109, 96, 20, 7 VDDAL_ADC_B_P[3:0] 110, 97, 21, 8 VDDAL_ADC_C_P[3:0] 116, 103, 27, 14, 3 VDD0 [117:104 VDD28 VDD15] , XNUMX VDDAL_PLL 1 VDDAL_SERDES 43 VDDTXL_SERDES 46 VDDAL_CK125 41, 121	+1.1V analogové napájení	Moc
+3.3/2.5/1.8V Variabilní vstup napájení I/O	VDDIO 53, 59, 64, 71, 76, 87, 93 VDDIO_1 34	+3.3/2.5/1.8V variabilní I/O digitální napájecí vstup	Moc
+1.1V digitální Vstup hlavního zdroje napájení	VDDCORE 39, 54, 63, 81, 124	Vstup digitálního jádra +1.1V	Moc
Paddle Ground	P_VSS	Společná půda. Tato exponovaná lopatka musí být připojena k zemní ploše pomocí propojovacího pole.	GND
Země	VSS_CK125 40, 120	Země	GND

Aktuální požadavky

• Ujistěte se, že zvtagRegulátory a rozvody energie jsou navrženy tak, aby adekvátně podporovaly aktuální požadavky specifikované pro každou napájecí lištu v části spotřeby energie v datovém listu zařízení. (Různé konfigurace systému naleznete v datovém listu LAN8814.)
• Část Provozní charakteristiky datového listu LAN8814 obsahuje podrobnosti o spotřebě energie zařízení měřené během různých provozních režimů při různých provozních objemech.tages. Ztrátový výkon je ovlivněn teplotou, objemem napájenítage a požadavky na externí zdroj/výlevku.
• Všechna měření v nejhorším případě byla provedena při +6% napájení a +125°C teplotě pouzdra. Viz tabulka 6-4, tabulka 6-5 a tabulka 6-6 v datovém listu LAN8814.
• Údaje o spotřebě energie jsou rozděleny do tabulky 6-1, tabulky 6-2 a tabulky 6-3 v datovém listu LAN8814 pro typický provoz a tabulky 6-4, tabulky 6-5 a tabulky 6-6 v datovém listu LAN8814 pro provoz v nejhorším případě (uvedeno jako VDDCore, VDDAL_x a VDDIO_x).
• Čtyřportový provoz:
  • Spotřeba energie se čtyřmi porty (1.17 V, 3.5 V a 3.5 V).
  • Spotřeba energie se čtyřmi porty (1.17 V, 2.65 V a 2.65 V).
  • Spotřeba energie se čtyřmi porty (1.17 V, 2.65 V a 1.91 V).

Napájecí letadla
LAN8814 integruje volitelný LDO řadič pro použití s ​​externím P-kanálovým MOSFET při generování 1.1V napájení ze stávajícího 2.5V nebo 3.3V zdroje. Použití ovladače LDO a tranzistorů MOSFET není nutné. Alternativně lze použít externí napájení 1.1V.

VÝBĚR MOSFETŮ

• Nejdůležitější minimální požadavky na návrh a rozložení PCB nebo úvahy pro výběr MOSFET jsou:
  • P-kanál
  • 500 mA trvalý proud
  • Zdroj 3.3V nebo 2.5V – vstup objtage
  • 1.1V drain – výstup objtage
• VGS pro MOSFET musí pracovat v oblasti nasycené konstantním proudem a ne směrem k prahu starého obj.tage pro oblast cut-off MOSFET, VGS(th).
• Pro správnou funkci LDO je vyžadován elektrolytický kondenzátor 220 µF mezi 1.1 V a zemí.

LDO ZAKÁZAT
Řadič LDO je ve výchozím nastavení povolen. Alternativně může být deaktivován pomocí interního nastavení registru. Pokud je LDO deaktivováno, je nutný externí zdroj 1.1V.

Připojení napájecího obvodu a analogové filtrování napájecích rovin

• Viz obrázek 3-1, který ukazuje připojení napájení a uzemnění pro LAN8814.
• Napájecí kolejnice 1.1 V není volitelná. Uživatel má však možnost zvolit buď napájecí lištu 2.5V nebo 3.3V. Filtrované analogové zdroje 1.1 V a 2.5 V nebo 3.3 V by neměly být zkratovány k žádnému jinému digitálnímu napájení na úrovni pouzdra nebo desky plošných spojů.
• Nejdůležitější aspekty návrhu a uspořádání PCB jsou následující:
  • Ujistěte se, že návratová rovina sousedí s napájecí rovinou (bez signálové vrstvy mezi nimi).
  • Zajistěte, aby byla pro obj. použita jedna rovinatage odkaz s rozděleními pro jednotlivé objtage kolejnice v této rovině. Pokuste se maximalizovat plochu každého rozdělení výkonu na výkonové rovině na základě odpovídajících souřadnic pro každou kolejnici, abyste maximalizovali vazbu mezi každým obj.tage železnice a zpáteční letadlo.
  • Minimalizujte pokles odporu a zároveň účinně odvádějte teplo ze zařízení pomocí 1 oz měděného pláště.
• Čtyřvrstvé desky plošných spojů s pouze jednou určenou napájecí plochou musí dodržovat správné konstrukční techniky, aby se zabránilo náhodným systémovým událostem, jako jsou chyby CRC. Každý napájecí zdroj vyžaduje nejnižší možnou odporovou ztrátu pro napájení pinů zařízení se správně umístěným místním oddělením.
• Feritové kuličky by měly být použity přes sériový indukční filtr, kdykoli je to možné, zejména u zařízení s vysokou hustotou nebo s vysokým výkonem.
  • K izolaci každého analogového zdroje od zbytku desky by měla být použita feritová kulička. Kulička by měla být umístěna v sérii mezi objemové oddělovací kondenzátory a místní oddělovací kondenzátory.
  • Protože všechny návrhy desek plošných spojů poskytují jedinečné chování při spojování šumu, nemusí být pro každý návrh potřeba všechny feritové kuličky nebo oddělovací kondenzátory. Doporučuje se, aby návrháři systému poskytli možnost nahradit feritové kuličky rezistory 0Ω, jakmile bude dokončeno důkladné vyhodnocení výkonu systému.

PŘIPOJENÍ NAPÁJENÍ A MÍSTNÍ FILTROVÁNÍ

Hromadné oddělovací kondenzátory

• Hromadné oddělovací kondenzátory lze umístit na libovolné vhodné místo na desce. Místní oddělovací kondenzátory by měly být keramické X5R nebo X7R a měly by být umístěny co nejblíže každému napájecímu kolíku LAN8814.
• Ujistěte se, že objemové kondenzátory (4.7 µF až 22 µF) jsou začleněny do každé napájecí lišty napájecího zdroje.

MEDIÁLNÍ ROZHRANÍ TWISTED PAIR

Připojení rozhraním 10/100/1000 Mbps
LAN8814 má čtyři GPHY porty od PHY 0 do PHY 3 pro Port 1, Port 2, Port 3 a Port 4. Podrobná čísla pinů od PHY 0 do PHY 3 sekvence a popisy:

• TX_RXP_A_[0:3] (piny 5, 18, 94, 107): Tyto kolíky jsou kladné (+) spojení pro vysílání/přijímání z páru A interního PHY 0 až PHY 3. Tyto kolíky se připojují k magnetům 10/100/1000. Není potřeba žádný externí terminátor a zaujatost.
• TX_RXN_A_[0:3] (piny 6, 19, 95, 108): Tyto kolíky jsou záporné (–) připojení pro vysílání/příjem z páru A interního PHY 0 až PHY 3. Tyto kolíky se připojují k magnetům 10/100/1000. Není potřeba žádný externí terminátor a zaujatost.
• TX_RXP_B_[0:3] (piny 9, 22, 98, 111): Tyto kolíky jsou kladné (+) spojení pro vysílání/příjem z páru B interního PHY 0 až PHY 3. Tyto kolíky se připojují k magnetům 10/100/1000. Není potřeba žádný externí terminátor a zaujatost.
• TX_RXN_B_[0:3] (piny 10, 23, 99, 112): Tyto kolíky představují záporné (–) připojení pro vysílání/příjem z páru B interního PHY 0 až PHY 3. Tyto kolíky se připojují k magnetům 10/100/1000. Není potřeba žádný externí terminátor a zaujatost.
• TX_RXP_C_[0:3] (piny 12, 25, 101, 114): Tyto kolíky jsou kladné (+) spojení pro vysílání/příjem z páru C interního PHY 0 až PHY 3. Tyto kolíky se připojují k magnetům 10/100/1000. Není potřeba žádný externí terminátor a zaujatost.
• TX_RXN_C_[0:3] (piny 13, 26, 102, 115): Tyto kolíky představují záporné (–) připojení pro vysílání/příjem z páru C interního PHY 0 až PHY 3. Tyto kolíky se připojují k magnetům 10/100/1000. Není potřeba žádný externí terminátor a zaujatost.
• TX_RXP_D_[0:3] (piny 16, 29, 105, 118): Tyto kolíky jsou kladné (+) spojení pro vysílání/příjem z páru D interního PHY 0 až PHY 3. Tyto kolíky se připojují k magnetům 10/100/1000. Není potřeba žádný externí terminátor a zaujatost.
• TX_RXN_D_[0:3] (piny 17, 30, 106, 119): Tyto kolíky jsou kladné (+) spojení pro vysílání/příjem z páru D interního PHY 0 až PHY 3. Tyto kolíky se připojují k magnetům 10/100/1000. Není potřeba žádný externí terminátor a zaujatost.

Magnetické připojení a připojení RJ45

• Centrální odbočka na straně LAN8814 pro kanál Pair A připojuje pouze kondenzátor 0.1 µF k GND. Není potřeba žádná zaujatost.
• Centrální odbočka na straně LAN8814 pro kanál Pair B připojuje pouze kondenzátor 0.1 µF k GND. Není potřeba žádná zaujatost.
• Centrální odbočka na straně LAN8814 pro kanál Pair C připojuje pouze kondenzátor 0.1 µF k GND. Není potřeba žádná zaujatost.
• Centrální odbočka na straně LAN8814 pro kanál Pair D připojuje pouze kondenzátor 0.1 µF k GND. Není potřeba žádná zaujatost.
• Doporučuje se izolovat středové odbočky magnetů všech čtyř párů samostatnými kondenzátory 0.1 µF proti zemi. Důvodem je common-mode svtage se může mezi páry lišit, zejména pro provoz 10/100. (Páry A a B jsou aktivní, zatímco páry C a D jsou neaktivní.) Nicméně pro integrované magnety konektoru se sdruženými středovými odbočkami je v softwaru k dispozici skript pro řešení tohoto analogového front-endového omezení. Viz LAN8814 Errata.
• Připojení střední odbočky pro každý pár (A, B, C a D) na straně kabelu (strana RJ45) by mělo být zakončeno odporem 75 Ω přes společný kondenzátor 1000 pF, 2 kV k zemi šasi.
• Pro každý PHY je vyžadován pouze jeden 1000 pF, 2 kV kondenzátor k zemi šasi. Sdílejí ho středové odbočky páru A, páru B, páru C a páru D.
• Je vyžadován pouze jeden 1000 pF, 2 kV kondenzátor nebo feritová kulička, která se má připojit mezi kostru a kostru systému. Je sdílen PHY 0, PHY 1, PHY 2 a PHY 3 pro Port 1, Port 2, Port 3 a Port 4.
• Stínění RJ45 by se mělo připojit k uzemnění šasi. To zahrnuje konektory RJ45 s integrovaným magnetem nebo bez něj. Pokyny k tomu, jak by mělo být uzemnění šasi vytvořeno ze systémového uzemnění, naleznete v části 4.3 „Úvahy o uspořádání desky plošných spojů“.

Úvahy o uspořádání PCB

• Všechny diferenciální páry tras rozhraní MDI by měly mít charakteristickou impedanci 100Ω vůči rovině GND. To je přísný požadavek, aby se minimalizovala ztráta návratnosti. Tento požadavek je kladen na návrháře DPS a FAB house.
• Každý pár MDI by měl být umístěn co nejblíže paralelně, aby se minimalizovalo EMI a přeslechy. Každý port párů A, B, C a D by se měl délkou shodovat, aby se zabránilo nesouladu zpoždění, které by způsobilo šum v běžném režimu.
• V ideálním případě by na signálových cestách nemělo docházet k křížení nebo propojování.
• Zabudujte 1000 pF, 2 kV kondenzátor nebo feritovou kuličku pro propojení mezi kostrou a kostrou systému. To umožňuje určitou flexibilitu při testování EMI pro různé možnosti uzemnění, pokud ponecháte prostor otevřený a obě uzemnění budou oddělena. Pro nejlepší výkon zkratujte uzemnění společně s feritovou kuličkou nebo kondenzátorem. Uživatelé jsou povinni umístit kondenzátor nebo feritovou kuličku daleko od zařízení LAN8814 nebo jiných citlivých zařízení v umístění plošného spoje pro lepší ESD.

Rozhraní Ethernet Media Interface
Obrázek 4-1 znázorňuje připojení rozhraní Ethernet zařízení. Všimněte si, že zařízení podporuje integrované magnety konektoru se spojenými středovými kohouty.

PŘIPOJENÍ ROZHRANÍ ETHERNETU

QSGMII/Q-USGMII MAC ROZHRANÍ

• Zařízení LAN8814 podporuje rozhraní QSGMII/Q-USGMII MAC pro přenos čtyř portů síťových dat a rychlosti portů 10/100/1000 Mbps.
• Podrobná čísla pinů a popisy pinů rozhraní QSGMII MAC jsou popsány v následujících podsekcích. Obrázek 5-1 ukazuje připojení rozhraní MAC zařízení QSGMII/Q-USGMII.

Piny a připojení QSGMII/Q-USGMII
LAN8814 podporuje rozhraní QSGMII/Q-USGMII MAC pro přenos čtyř portů GPHY z PHY 0 do PHY 3. Podrobná čísla pinů a popisy na rozhraní QSGMII MAC jsou následující:

• QSGMII_TXP (pin 47): Tento kolík je spojením vysílacího kladného (+) signálu pro diferenciální pár pro kladný výstup vysílače QSGMII/Q-USGMII.
• QSGMII_TXN (pin 45): Tento kolík je připojením vysílacího záporného (–) signálu pro diferenciální pár pro záporný výstup vysílače QSGMII/Q-USGMII.
• QSGMII_RXP (pin 42): Tento kolík je připojení pro příjem kladného (+) signálu pro diferenciální pár pro kladný vstup vysílače QSGMII/Q-USGMII.
• QSGMII_RXN (pin 44): Tento kolík je připojení záporného (–) signálu pro příjem diferenciálního páru pro záporný vstup vysílače QSGMII/Q-USGMII.
• REF_PAD_CLK_P (pin 50): Toto je připojení kladného (+) signálu diferenciálního páru pro pozitivní vstup externích referenčních hodin QSGMII/Q-USGMII.
• REF_PAD_CLK_M (pin 48): Toto je připojení záporného (–) signálu diferenciálního páru pro záporný vstup externích referenčních hodin QSGMII/Q-USGMII.

QSGMII MAC
Zařízení LAN8814 podporuje QSGMII MAC pro přenos čtyř portů síťových dat a rychlosti portu od 10/100/1000 Mbps. Pokud QSGMII MAC, ke kterému se LAN8814 připojuje, aby podporoval tuto funkci, konfiguruje zařízení pro režim QSGMII MAC, nastavte registr 19G, bity 15:14 = 01. Navíc nastavte registr 18G podle potřeby.

PŘIPOJENÍ K ROZHRANÍ QSGMII MAC

Pravidla návrhu QSGMII MAC

• Použijte AC vazbu s kondenzátory 0.1 µF pro aplikace typu chip-to-chip. Umístěte kondenzátory na přijímací konec signálů.
• Trasy by měly být vedeny jako 50Ω (100Ω diferenciál) přenosové vedení s řízenou impedancí (mikropáskové nebo páskové vedení).
• Stopy by měly mít stejnou délku (do 10 mil) na každém diferenciálním páru, aby se minimalizovalo zešikmení.
• Trasy by měly být vedeny v blízkosti jedné zemní plochy, aby odpovídala impedanci a minimalizovala hluk.
• Mezi sousedními stopami se doporučuje vzdálenost rovnající se pětinásobku mezery mezi základní rovinou, aby se snížilo přeslechy mezi diferenciálními páry. Je vyžadována minimální vzdálenost trojnásobku mezery mezi základní rovinou.
• Trasování by se mělo vyhnout změnám přechodů a vrstev. Pokud se nelze vyhnout změnám vrstev, měly by být vedle signálových prokovů zahrnuty prokovy pro potlačení režimu, aby se snížila síla všech vyzařujících rušivých polí.
• Ochranné prokovy by neměly být umístěny ve vzdálenosti větší než jedna čtvrtina vlnové délky kolem diferenciálních párových drah.

HODINY ZAŘÍZENÍ

Referenční hodiny
Referenční hodiny zařízení podporují hodinové signály 25 MHz i 125 MHz. Diferenciální vstupní hodiny 1588 podporují frekvence 10 MHz, 25 MHz a 125 MHz. Obě referenční hodiny mohou být buď diferenciální nebo jednostranné. Pokud jsou diferenciální, musí být kapacitně vázané a kompatibilní s LVDS.

Systémové hodiny a synchronní ethernetové připojení
Systémové referenční hodiny LAN8814 podporují vstupní rozhraní krystalového vstupu/systémových referenčních hodin s následujícími detaily pinů:

• XI (pin 128): Crystal Input/System Reference Clock Input. Při použití 25 MHz krystalu je tento vstup připojen k jednomu vývodu krystalu. Další informace naleznete v REF_CLK_SEL[1:0]. Při použití 25 MHz systémových referenčních hodin se jedná o vstup z externího 25 MHz oscilátoru.
• XO (pin 127): Krystalový výstup. Při použití 25 MHz krystalu je tento výstup připojen k jednomu vývodu krystalu. Další informace naleznete v REF_CLK_SEL[1:0]. Při použití zdroje referenčních hodin systému 25 MHz není tento pin připojen.
• CK125_REF_INP (pin 123): Vstupní referenční hodiny systému kladné. Tento kolík je připojení kladného (+) signálu diferenciálního páru. Při použití zdroje referenčních hodin systému 125 MHz je tento připojen k externímu oscilátoru 125 MHz. Další informace naleznete v REF_CLK_SEL[1:0].
• CK125_REF_INM (pin 122): Vstupní referenční hodiny systému záporné. Tento kolík je připojení záporného (–) signálu diferenciálního páru. Při použití zdroje referenčních hodin systému 125 MHz je tento připojen k externímu oscilátoru 125 MHz. Další informace naleznete v REF_CLK_SEL[1:0].
• CK25OUT (pin 126): Výstup systémových hodin. Uložená kopie interních referenčních hodin 25 MHz. Tyto výstupní hodiny jsou napájeny VDDAH.

Při použití referenčních hodin se ujistěte, že:

• Požadavky na jitter v datovém listu LAN8814 jsou splněny.
• Stopy jsou vedeny jako 50Ω (100Ω diferenciální) přenosová vedení s řízenou impedancí (mikropáskové nebo páskové vedení).
• Je použita AC vazba s kondenzátory 0.1 µF. Kondenzátory jsou nejlépe umístěny v blízkosti vstupních pinů referenčních hodin.
• U některých hodinových ovladačů jsou zakončovací odpory umístěny na straně hodinového ovladače. Na straně LAN8814 kondenzátorů nejsou obvykle potřeba zakončovací odpory.
• Všechny referenční hodiny musí být bez závad nebo musí být bezchybné.
• Nepoužité referenční hodiny mohou být ponechány plovoucí (No Connect).

Jednostranný vstup REFCLK
Pro použití jednokoncových referenčních hodin je nutný externí rezistor (Rs). Účelem Rs je omezit odběr na výstupu oscilátoru. Konfigurace pro REFCLK s jedním koncem se vztahují k VDDAH v souladu se schématem připojení napájení na obrázku 3-1. Neměnné elektrické charakteristiky I/O DC vstupní vyrovnávací paměti typu ICLK jsou uvedeny v tabulce 6-1 a schéma vstupu REFCLK s jedním zakončením je znázorněno na obrázku 6-1.

TABULKA 6-1: VSTUPNÍ VYROVNÁVAČ TYPU ICLK NEVARIABILNÍ I/O DC ELEKTRICKÉ CHARAKTERISTIKY

Vstupní vyrovnávací paměť typu ICLK	Symbol	Minimální	Maximum	Jednotka	Poznámka
Nízká vstupní úroveň	VIL	—	0.5	V	Poznámka 1
Vysoká vstupní úroveň	VIH	2.0	—	V
Netěsnost vstupu	IIH	–10	10	uA

Poznámka 1: XI může být volitelně buzen z 25 MHz jednokoncového hodinového oscilátoru, na který se vztahují tyto specifikace.

JEDNOKONCOVÝ REFCLK VSTUP

Diferenciální vstup REFCLK
Při použití diferenciálu REFCLK je vyžadována AC vazba. Diferenciální hodiny musí být kapacitně vázané a kompatibilní s LVDS. Obrázek 6-2 ukazuje konfiguraci.

AC SPOJKA PRO REFCLK DIFERENCIÁLNÍ VSTUP

MÉDIA OBNOVILA VÝSTUP HODIN

Pro aplikace synchronního Ethernetu obsahuje LAN8814 dva obnovené výstupní taktovací kolíky a dva obnovené taktovací vstupní kolíky.

• RVRD_CLK_OUT1 (pin 79): Obnovený výstup hodin 1 (GPIO_9/TCK). Obnovený výstup hodin 2.5 MHz, 25 MHz nebo 125 MHz. Tento kolík lze nakonfigurovat tak, aby vždy vydával 2.5 MHz bez ohledu na rychlost PHY.
• RVRD_CLK_OUT2 (pin 80): Obnovený výstup hodin 2 (GPIO_10/TMS). Obnovený výstup hodin 2.5 MHz, 25 MHz nebo 125 MHz. Tento kolík lze nakonfigurovat tak, aby vždy vydával 2.5 MHz bez ohledu na rychlost PHY.
• RVRD_CLK_IN1 (pin 77): Obnovený hodinový vstup 1 (GPIO_7/TDI). Obnovený hodinový vstup 2.5 MHz, 25 MHz nebo 125 MHz.
• RVRD_CLK_IN2 (pin 78): Obnovený hodinový vstup 2 (GPIO_8/TDO). Obnovený hodinový vstup 2.5 MHz, 25 MHz nebo 125 MHz.

Viz Obrázek 7-1, kde je funkční schéma výstupní operace RVRD_CLK_OUT, které ukazuje dostupné možnosti obnovených hodin.

HODINOVÉ VÝSTUPY OBNOVENÉ SYNCHRONIZACÍ

Při použití synchronních ethernetových aplikací se podívejte na Obrázek 7-2 a Obrázek 7-3.

TYPICKÁ KONFIGURACE HODIN SYNCHRONNÍHO ETHERNETU

SYNCHRONNÍ ETHERNET OBNOVIL HODINY DAISY-CHAINING

1588 PODPORA

IEEE 1588 Pin připojení
LAN8814 podporuje IEEE-1588 Timestampfunkce. Tato funkce je přítomna a vztahuje se pouze na zařízení. IEEE-1588 TimestampFunkce není k dispozici nebo není použitelná pro LAN8804. Hardwarové rozhraní k IEEE-1588 Timestampblok je uveden v tabulce 8-1.

IEEE-1588 TIMESTAMP HARDWAROVÉ ROZHRANÍ

GPIO	Kolík#	Alternativní funkce	Popis
GPIO0	68	1588_EVENT_A	1588 LTC událost A
GPIO1	69	1588_EVENT_B	1588 LTC událost B
GPIO2	70	1588_REF_CLK	1588 Vstup referenčních hodin
GPIO3	72	1588_LD_ADJ	1588 Načíst/upravit vstup
GPIO4	73	1588_STI_CS_N	1588 seriál Timestamp Výběr čipu rozhraní
GPIO5	74	1588_STI_CLK	1588 seriál Timestamp Výstup hodin rozhraní
GPIO6	75	1588_STI_DO	1588 seriál Timestamp Výstup dat rozhraní

• 1588_LD_ADJ (pin 72): 1588 Vložte/upravte vstupní kolík. Tento vstup řídí načítání a seřizování 1588 LTC. Tento pin je sdílen s dalšími funkcemi.
• 1588_REF_CLK (pin 70): 1588 Vstup referenčních hodin. Frekvence: 10, 25 nebo 125 MHz. Tento vstup volitelně podporuje formát ePPS, kde je PPS kombinován s hodinami. Tento pin je sdílen s dalšími funkcemi.
• 1588_STI_CLK (pin 74): 1588 seriál Timestamp Výstup hodin rozhraní. Tento pin je sdílen s dalšími funkcemi.
• 1588_STI_CS_N (pin 73): 1588 seriál Timestamp Výběr čipu rozhraní. Tento pin je sdílen s dalšími funkcemi.
• 1588_STI_DO (pin 75): 1588 seriál Timestamp Výstup dat rozhraní. Tento pin je sdílen s dalšími funkcemi.
• 1588_EVENT_A (pin 68): Událost 1588 LTC A. Když je tento kolík potvrzen, signalizuje, že došlo k události A 1588 LTC. Tento kolík lze také nakonfigurovat tak, aby poskytoval výstupní signál PPS. Tento pin je sdílen s dalšími funkcemi.
• 1588_EVENT_B (pin 69): 1588 LTC Událost B. Při aktivaci tento pin signalizuje, že nastala 1588 LTC Událost B. Tento kolík lze také nakonfigurovat tak, aby poskytoval výstupní signál PPS. Tento pin je sdílen s dalšími funkcemi.
• Výchozí konfigurace kolíku 1588_REF_CLK nastavuje zařízení tak, aby používala vnitřní hodiny pro počítadlo místního času (LTC). Viz EP4, Reg 514, bity 12:10, které řídí zdroj referenčních hodin. Výchozí hodnota EP4.514 bitů 12:10 je 000 (125 MHz takt z interního systému PLL). Chcete-li povolit externí zdroj hodin, Reg EP4.514, bity 12:10 by bylo nutné změnit a nastavit na 010 = Externí 1588_REF_CLK (může být 10 MHz, 25 MHz nebo 125 MHz).
• Počítadlo místního času uchovává místní čas zařízení a čas je monitorován a synchronizován s externí referenční jednotkou CPU. Zdrojové hodiny pro čítač se volí externě na 10 MHz, 25 MHz a 125 MHz. Hodiny mohou být také linkové hodiny nebo vyhrazené kolíky 1588_REF_CLK. Tento zdroj hodin je vybrán v registru. EP4.514, bity 12:10 mají následující možnosti pro zdroj referenčních hodin [12:10]:
  • 000 = 125 MHz hodiny z interního systému PLL
  • 001 = 125 MHz QSGMII obnovené hodiny
  • 010 = Externí 1588_REF_CLK (může být 10 MHz, 25 MHz nebo 125 MHz)
  • 011 = REZERVOVÁNO
  • 100 = Obnovený takt z portu 0 Rx (může být 25 MHz nebo 125 MHz)
  • 101 = Obnovený takt z portu 1 Rx (může být 25 MHz nebo 125 MHz)
  • 110 = Obnovený takt z portu 2 Rx (může být 25 MHz nebo 125 MHz)
  • 111 = Obnovený takt z portu 3 Rx (může být 25 MHz nebo 125 MHz)
• Uvědomte si prosím, že když odkaz při používání možností obnovených hodin přestane fungovat, bude to mít za následek NO 1588 Ref Clock, což způsobí nežádoucí chování.

1588 seriál Timestamp Rozhraní

• Formát 1588 Serial Timestamp Rozhraní je podrobně popsáno v části 6.6.13 „1588 Serial Timestamp Formát a časování rozhraní (STI)“ v datovém listu LAN8814.
• 1588 Serial Timestamp Rozhraní je konfigurovatelné následovně:
  • Frekvence kolíku 1588_STI_CLK je konfigurovatelná mezi 13.89 MHz a 62.5 MHz na základě dělení systémových hodin 125 MHz celočíselnými hodnotami mezi [2, 8]. Toto je nakonfigurováno v registru EP4.768. Je také konfigurovatelný na výstup hodin 1588_STI_DO založený na vzestupné nebo sestupné hraně.
  • Počet 1588_STI_CLK období (1588_STI_CS_N zrušeno) mezi po sobě jdoucími časyamp výstupy.
  • Počet 1588_STI_CLK mezi výrazem 1588_STI_CS_N a prvním platným bitem 1588_STI_DO.
• Při nastavování Povolit/Zakázat u 1588 STI, čas výstupuamps a podpisy mohou být buď načteny softwarem z interních registrů (1588 STI vypnuto), nebo vytlačeny z čipu přes 1588 STI (1588 STI povoleno).
• Formát ePPS je podrobně popsán v části 6.6.10, “1588_REF_CLK Reference Clock Timing” v datovém listu LAN8814.
• Chcete-li používat externí piny rozhraní 1588, musí být povoleny jako GPIO a alternativní funkce GPIO. Typ vyrovnávací paměti GPIO a směr GPIO musí být také správně nastaveny.
• Viz Tabulka 8-2 a Obrázek 8-1, kde jsou uvedeny další piny a použití sériového času 1588amp rozhraní.

SÉRIOVÝ ČASAMP PINY PRO ROZHRANÍ

Název PIN	Kolík Číslo	Typ	Popis
GPIO5/1588_STI_CLK	74	I/O, PU	Hodiny 1588 SPI
GPIO4/1588_STI_CS	73	I/O, PU	Výběr čipu 1588 SPI
GPIO6/1588_STI_DO	75	I/O, PU	Výstup dat 1588 SPI

DIFERENCIÁLNÍ HODINY 1588 A KONFIGURACE 1588 SPI

DIGITÁLNÍ ROZHRANÍ A I/O

Rozhraní MIIM (MDIO).

• Zařízení LAN8814 podporuje rozhraní pro správu IEEE 802.3 MII, známé také jako rozhraní MDIO (Management Data Input/Output). Toto rozhraní umožňuje zařízením vyšší vrstvy monitorovat a řídit stav zařízení. Externí zařízení s funkcí MIIM se používá ke čtení stavu PHY a/nebo konfiguraci nastavení PHY. Další podrobnosti o rozhraní MIIM lze nalézt v článku 22.2.4 specifikace IEEE 802.3[1].
• Rozhraní MIIM se skládá z následujících částí:
  • Fyzické připojení, které zahrnuje hodinovou linku (MDC) a datovou linku (MDIO).
  • Specifický protokol, který funguje přes fyzické připojení a umožňuje externímu ovladači komunikovat s jedním nebo více zařízeními. Každému zařízení je přiřazena jedinečná PHY adresa mezi 0h a 1Fh pomocí páskovacích kolíků PHYAD[4:0].
  • ALLPHYAD: (pin 68): GPIO0/1588_EVENT_A/ALLPHYAD – Konfigurační pásek ALLPHYAD nastavuje výchozí hodnotu bitu All-PHYAD Enable v registru Common Control, který povoluje (vytažení dolů) nebo deaktivuje (vytažením nahoru) schopnost PHY reagovat také na adresu PHY 0 jako jeho přiřazenou PHY adresu.
  • PHYAD0: (pin 84): GPIO12/PORT0LED2/PHYAD0/PORT0_LED2_POL
  • PHYAD1: (pin 85): GPIO13/PORT3LED1/PHYAD1/PORT3_LED1_POL
  • PHYAD2: (pin 86): GPIO14/PORT3LED2/PHYAD2/PORT3_LED2_POL
  • PHYAD3: (pin 88): GPIO15/SOF0/PHYAD3
  • PHYAD4: (pin 89): GPIO16/SOF2/PHYAD4
• Vstup popruhu ALLPHYAD je invertován ve srovnání s hodnotou bitu Register.
• 32-registrový adresní prostor pro přímý přístup k registrům definovaným IEEE a registrům specifickým pro dodavatele a pro nepřímý přístup k MMD adresám a registrům.
• VŠECHNY FYZICKÉ ADRESY. Obvykle se k ethernetovým PHY přistupuje na PHY adresách nastavených páskovacími kolíky PHYAD[4:0]. PHY Address 0h je volitelně podporována jako broadcast PHY adresa, která umožňuje jediným příkazem zápisu současně naprogramovat identický PHY registr pro dvě nebo více PHY zařízení (např.ample pomocí adresy PHY 0h k nastavení registru Basic Control na hodnotu 0x1940 k nastavení bitu[11] na hodnotu jedna, aby se umožnilo vypnutí softwaru).
• Adresa PHY 0 je povolena (kromě adresy PHY nastavené pomocí vázacích kolíků PHYAD[4:0]), když je bit All-PHYAD Enable v registru Common Control nastaven na '1'. Konfigurační pásek ALLPHYAD lze také použít k nastavení výchozího nastavení bitu All-PHYAD Enable.
• Režim MDIO Output Pin Drive je řízen dvěma bity definovanými v EP4.5 a Reg17:
  • bit MDIO Buffer Type v registru Output Control (EP4.5 – bit 15 pro port 0)
  • test_a1_a2_en_bit (Reg17 – bit 9 pro každý port PHY)
• Při nastavení na „0“ je výstup MDIO otevřený. Při nastavení na '1' je výstup MDIO push-pull. Chcete-li nakonfigurovat výstup MDIO pro push-pull, zapište hodnotu 0x8000 na port 0 do registru EP4.5 (nastavuje bit 15). Pro každý port zapište do registru 0 hodnotu 02x4f17, která nastaví bit 9 na všech portech.

Poznámka: Pin MDIO lze připojit pouze k jiným cílům MIIM podle ustanovení 22. Připojení jakýchkoli cílů podle kapitoly 45, jako je 10G PHY, způsobí nežádoucí chování.

Piny GPIO

• General Purpose I/O (GPIO) se skládají z 24 programovatelných vstupních/výstupních pinů, které jsou sdíleny s ostatními piny.
• Tyto piny jsou individuálně konfigurovatelné pomocí registrů GPIO.
• Mimořádnou pozornost je třeba věnovat vstupním kolíkům popruhu, které lze použít pro vstupy pro všeobecné použití. Vstupy pro všeobecné použití musí být upraveny nebo jinak deaktivovány tak, aby během doby načítání popruhu neřídily nesprávné vstupní hodnoty popruhu.
• Mnoho GPIO má schopnost být použito jako alternativní funkce. Po aktivaci jako GPIO se alternativní funkce vybírá bity v registrech výběru alternativní funkce GPIO. Alternativní typ vyrovnávací paměti funkce se stále vybírá prostřednictvím registrů typu vyrovnávací paměti GPIO. Pokud je alternativní funkcí Port LED a GPIO Buffer Type je open-drain, výstupní vyrovnávací paměť automaticky vybere mezi open source a open-drain na základě příslušné polarity LED. Vstupní piny alternativních funkcí lze číst softwarem prostřednictvím registru dat GPIO a mohou generovat přerušení GPIO. Tabulka 9-1 ukazuje mapování alternativních funkcí.

ALTERNATIVNÍ FUNKCE GPIO

GPIO	Kolík#	Alternativní funkce	Konfigurační popruh	Stav
GPIO0	68	1588_EVENT_A	ALLPHYAD	Vidět Poznámka 2.
GPIO1	69	1588_EVENT_B	MODE_SEL0	—
GPIO2	70	1588_REF_CLK	—	—
GPIO3	72	1588_LD_ADJ	MODE_SEL1	—
GPIO4	73	1588_STI_CS_N	MODE_SEL2	—
GPIO5	74	1588_STI_CLK	MODE_SEL3	—
GPIO6	75	1588_STI_DO	MODE_SEL4	—
GPIO7	77	RVRD_CLK_IN1	(TDI)	—
GPIO8	78	RVRD_CLK_IN2	(TDO)	—
GPIO9	79	RVRD_CLK_OUT1	(TMS)	—
GPIO10	80	RVRD_CLK_OUT2	(TCK)	—
GPIO11	83	PORT0LED1	LED_MODE/PORT0_LED1_POL	Vidět Poznámka 1.
GPIO12	84	PORT0LED2	PHYAD0/PORT0_LED2_POL	Vidět Poznámka 1.
GPIO13	85	PORT3LED1	PHYAD1/PORT3_LED1_POL	Vidět Poznámka 1.
GPIO14	86	PORT3LED2	PHYAD2/PORT3_LED2_POL	Vidět Poznámka 1.
GPIO15	88	SOF0	PHYAD3	—
GPIO16	89	SOF2	PHYAD4	—
GPIO17	57	PORT1LED1	PORT1_LED1_POL	Vidět Poznámka 1.
GPIO18	58	PORT1LED2	PORT1_LED2_POL	Vidět Poznámka 1.
GPIO19	60	PORT2LED1	PORT2_LED1_POL	Vidět Poznámka 1.
GPIO20	61	PORT2LED2	PORT2_LED2_POL	Vidět Poznámka 1.
GPIO21	62	SOF1	—	—
GPIO22	67	—	—	—
GPIO23	90	SOF3	—	—

Poznámka

1. Chcete-li aktivovat provoz LED s vytažením nebo vytažením, polarita LED převezme převrácenou hodnotu konfiguračního pásku. Při používání GPIO je třeba vzít v úvahu následující:
   1. Konfigurace pinu jako vstupu GPIO automaticky umožňuje interní pull-up.
   2. Vnitřní pull-up rezistory zabraňují plovoucímu stavu nezapojených vstupů. Nespoléhejte na interní rezistory, které budou řídit signály vně zařízení. Při připojení k zátěži, která musí být vytažena vysoko, je nutné přidat externí rezistor.
   3. Konfigurace pinu jako výstupu GPIO automaticky deaktivuje interní pull-up. Výstupy s otevřeným odtokem mohou vyžadovat externí vytažení v závislosti na aplikaci.
2. ALLPHYAD konfiguruje výchozí podporu pro přístup k vysílání PHY pomocí adresy PHY 0. Konfigurační popruh ALLPHYAD je sampLED a aretované při zapnutí/resetování a jsou definovány jako 0: Povolit vysílání PHY ve výchozím nastavení a 1: Výchozí přístup k vysílání PHY zakázat.

JTAG špendlíky

• Řadič TAP vyhovující IEEE 1149.1 podporuje boundary scan a různé testovací režimy. Zařízení obsahuje integrovaný JTAG boundary-scan testovací port pro testování na úrovni desky. Rozhraní se skládá ze čtyř pinů (TDO, TDI, TCK a TMS) a zahrnuje stavový automat, pole datových registrů a registr instrukcí. JTAG piny jsou popsány v tabulce 9-2. JTAG rozhraní odpovídá standardu IEEE 1149.1 – 2001 Standard Test Access Port (TAP) a architektuře Boundary-Scan.
• Všechna vstupní a výstupní data jsou synchronní se vstupem testovacích hodin TCK. Vstupní signály TAP TMS a TDI jsou taktovány do testovací logiky na náběžné hraně TCK, zatímco výstupní signál TDO je taktován na sestupnou hranu.
• JTAG piny jsou multiplexovány s piny GPIO.
• JTAG funkce je vybrána, když je aktivován TESTMODE (pin 38).
• TESTMODE (pin 38) by měl být propojen s GND, když JTAG nepoužívá se.

JTAG POPIS PINU

Symbol špendlíku	Číslo PIN	Název PIN
TCK	80	JTAG Testovací hodiny
TDI	77	JTAG Vstup dat
TDO	78	JTAG Výstup dat
TMS	79	JTAG Zvolte testovací režim

SMÍŠENÝ

Resetovat
LAN8814 poskytuje vstupní kolík RESET_N 37. (Viz Tabulka 10-1.) Tento kolík se používá jako hardwarový reset zařízení a musí splňovat požadavky na časování uvedené v části 6.6.2 – „Časování sekvence napájení“ a v části 6.6.3. 8814, “Reset Pin Configuration Strap Timing” v datovém listu LANXNUMX. Uvolnění z resetu je založeno na přechodu vstupního pinu RESET_N z nízké na vysokou.

RESET POPIS PIN

Název PIN	Číslo PIN	Popis
NRESET	37	Reset zařízení. Toto je aktivní-nízký vstup, který vypíná zařízení a nastavuje všechny bity registru do výchozího stavu.

PLL/Hodiny

• Zařízení poskytuje následující PLL:
  • Systém PLL: Generuje vnitřní systémové hodiny a hodiny potřebné pro interní PHY. Další informace naleznete v části 5.22.1 „Systémové hodiny“ v datovém listu LAN8814.
  • 1588 PLL: Generuje interní hodiny 1588. Další informace naleznete v části 5.22.2, „Hodiny 1588“ v datovém listu LAN8814.
  • QSGMII SerDes MPLL: Generuje hodiny potřebné pro SerDes. Další informace naleznete v části 5.22.3, „QSGMII SerDes Clock“ v datovém listu LAN8814.
    Volba referenčních hodin u System PLL a QSGMII SerDes MPLL je řízena pomocí pinů REF_CLK_-SEL[1:0]. Podrobné informace o nastavení REF_CLK_SEL[3:6] naleznete v tabulce 1-0 v datovém listu.
• Systém PLL může jako vstupní referenční hodiny použít kterékoli z následujících:
  • 25 MHz krystal
  • 25 MHz systémový jednostranný referenční hodinový vstup
  • Vstupy systémových diferenciálních hodin 125 MHz
• Systém PLL generuje následující hodiny:
  • 250 MHz systémové hodiny
  • 25 MHz systémové hodiny
• Volba referenčních hodin je řízena konfiguracemi kolíků zobrazenými v tabulce 10-2.

OVLÁDÁNÍ REFERENČNÍCH HODIN

Popis	Kolík	Kontrola výběru
Referenční hodiny Vyberte	REF_CLK_SEL_0 pin 33 REF_CLK_SEL_1 pin 35	Tyto kolíky řídí výběr referenčních hodin systému PLL a QSGMII SerDes.
		MPLL. REF_CLK_SEL[1:0]
		00 = SYSPLL reference 25 MHz od XI/XO QSGMII reference 25 MHz od XI/XO 01 = REZERVOVÁNO 10 = SYSPLL reference 25 MHz z CK125_REF_INP/M QSGMII reference 125 MHz z CK125_REF_INP/M 11 = REZERVOVÁNO

Poznámka

1. Jedná se o živé kolíky a ne konfigurační popruhy. Musí být trvale svázány vysoko nebo nízko.
2. XI/XO může být 25 MHz krystal nebo 25 MHz externí hodiny.
3. CK125_REF_INP/M jsou externí hodiny 125 MHz.

Možnosti vstupu referenčních hodin 1588 jsou 10 MHz, 25 MHz a 125 MHz.

Referenční rezistor
Podrobnosti o pinech referenčního rezistoru najdete v tabulce 10-3.

POPIS PIN REFERENČNÍHO ODPORU

Název PIN	Číslo PIN	Popis
ISET	2	Tento kolík musí být připojen k zemi přes odpor 6.04 kΩ, 1 %.
RES_REF	52	Tento kolík musí být připojen k zemi přes odpor 200Ω, 1% 100ppm/°C.

Testovací režim
Podrobnosti o pinu testovacího režimu najdete v tabulce 10-4.

POPIS PIN TESTOVACÍHO REŽIMU

Název PIN	Číslo PIN	Popis
TESTMODE	38	Pro normální provoz musí být tento kolík stažen dolů k zemi. JTAG funkce je vybrána, když je aktivován TESTMODE (pin 38).

LED kolíky

• Zařízení poskytuje osm programovatelných LED diod, dvě na každý port (PORT[0:3]LED[1:2]), které lze konfigurovat tak, aby podporovaly více režimů LED. Režim LED se konfiguruje pomocí konfiguračního pásku LED_MODE a také pomocí portů specifických instancí řídicího registru LED 1 a 2. Všech osm LED je nakonfigurováno se stejným chováním pomocí konfiguračního pásku LED_MODE. Konfiguraci LED specifické pro port lze provést prostřednictvím řídicího registru LED 1 a 2. Podporované režimy LED jsou:
  • Individuální režim LED (kontrolní registr LED 1, bit[6] = '1', vytažená LED_MODE)
  • Tříbarevný režim LED (kontrolní registr LED 1, bit[6] = '1', LED_MODE staženo)
  • Vylepšený režim LED (kontrolní registr LED 1, bit[6] = '0', LED_MODE nepoužito)
• Chcete-li používat diody LED, musí být povoleny jako alternativní funkce GPIO a GPIO. GPIO musí být nakonfigurovány jako výstupy a musí být zvolen správný typ výstupního driveru (open-drain nebo push-pull). Pokud je vybrán typ s otevřeným odtokem, výstupní měnič automaticky vybere mezi otevřeným zdrojem a otevřeným vypouštěním na základě polarity LED. Konfigurační pásky PORT[3:0]_LED[2:1]_POL nastavují výchozí polaritu pinů LED. Další informace o polaritě LED naleznete v datovém listu LAN8814, oddíl 3.3.5, „Polarita LED (PORT[3:0]_LED[2:1]_POL)“. Další informace o LED_MODE naleznete v části 3.3.4 „Výběr režimu LED (LED_MODE)“ v datovém listu LAN8814.

VÝBĚR REŽIMU LED (LED_MODE)

• Konfigurační pásek LED_MODE volí mezi režimy Individual-LED (vytažené nahoru) nebo Tri-color-LED (stažením dolů). Všech osm LED je nakonfigurováno se stejným chováním. (Viz Tabulka 10-5.) Konfigurační pásek LED_MODE je sampvedl a zablokoval při zapnutí/resetování a je definován takto:
  • 0: Tříbarevný režim LED
  • 1: Individuální režim LED
• Funkce LED je popsána v části 5.19 – „LED“ v datovém listu LAN8814.

FUNKČNOST LED GPIO

GPIO	Kolík#	Alternativní funkce	Konfigurační popruh
GPIO11	83	PORT0LED1	LED_MODE/PORT0_LED1_POL
GPIO12	84	PORT0LED2	PHYAD0/PORT0_LED2_POL
GPIO17	57	PORT1LED1	PORT1_LED1_POL

Poznámka

1. Chcete-li aktivovat provoz LED s vytažením nebo vytažením, LED Polarity převezme invertovanou hodnotu bitu registru.
2. Pro napájení LED se doporučuje použít odpor 330 Ω až 510 Ω a VDD25.

GPIO	Kolík#	Alternativní funkce	Konfigurační popruh
GPIO18	58	PORT1LED2	PORT1_LED2_POL
GPIO19	60	PORT2LED1	PORT2_LED1_POL
GPIO20	61	PORT2LED2	PORT2_LED2_POL
GPIO13	85	PORT3LED1	PHYAD1 / PORT3_LED1_POL
GPIO14	86	PORT3LED2	PHYAD2 / PORT3_LED2_POL

Poznámka

1. Chcete-li aktivovat provoz LED s vytažením nebo vytažením, LED Polarity převezme invertovanou hodnotu bitu registru.
2. Pro napájení LED se doporučuje použít odpor 330 Ω až 510 Ω a VDD25.

PIN LED ŘEMENÍ

Další piny

• COMA_MODE (pin 36) je navržen tak, aby udržoval PHY v pozastaveném stavu, dokud není dokončena inicializace systému. Pokud je povoleno nastavením kolíku COMA_MODE na vysokou úroveň, všechny chyby, alarmy, upozornění na propojení nahoru/dolů atd. jsou potlačeny, dokud není COMA_MODE nastaven na nízkou úroveň. To je užitečné v návrzích s více PHY, protože umožňuje potlačit všechny chyby, dokud není nakonfigurována celá deska. Režim Coma funguje tak, jak je uvedeno v tabulce 10-6. V tomto zařízení není žádná kontrola registru kolíku režimu COMA.
• Auto MDI/MDIX (Pair-Swap). Funkce Automatic MDI/MDI-X eliminuje potřebu určovat, zda mezi zařízením a jeho propojovacím partnerem použít přímý kabel nebo křížený kabel. Tato funkce automatického snímání detekuje mapování párů MDI/MDI-X od partnera propojení a podle toho přiřazuje mapování párů MDI/MDI-X zařízení. Tabulka 10-6 ukazuje přiřazení konfigurace 10/100/1000 pinů zařízení pro mapování pinů MDI/MDI-X.

MDI/MDI-X MAPOVÁNÍ PIN

Kolík (Pár RJ-45)	MDI			MDI-X
	1000BASE-T	100BASE-T	10BASE-T	1000BASE-T	100BASE-T	10BASE-T
TXRXP/M_A (1,2)	A+/–	TX+/–	TX+/–	A+/–	RX+/–	RX+/–
TXRXP/M_B (3,6)	B+/–	RX+/–	RX+/–	B+/–	TX+/–	TX+/–
TXRXP/M_C (4,5)	C+/–	Nepoužito	Nepoužito	C+/–	Nepoužito	Nepoužito

Kolík (Pár RJ-45)	MDI			MDI-X
	1000BASE-T	100BASE-T	10BASE-T	1000BASE-T	100BASE-T	10BASE-T
TXRXP/M_D (7,8)	D+/–	Nepoužito	Nepoužito	D+/–	Nepoužito	Nepoužito

Nepoužité a nepřipojovací kolíky
NC kolíky (piny 91 a 92) jsou nezapojené kolíky. Musí být ponechány plovoucí.

Obecné externí vytahovací a stahovací odpory

• Pokud není specifikována žádná hodnota pull-up rezistoru, doporučuje se odpor 4.7 kΩ.
• Pokud není specifikována žádná hodnota pull-down rezistoru, doporučuje se odpor 1 kΩ nebo 4.7 kΩ.

SHRNUTÍ KONTROLNÍHO SEZNAMU HARDWARE

KONTROLNÍ SEZNAM HARDWAROVÉHO NÁVRHU

Sekce	Kontrola	Vysvětlení	√	Poznámky
Oddíl 2.0, „Obecné siderations“	Oddíl 2.1, „Požadované reference“	Všechny potřebné dokumenty jsou po ruce.
	Část 2.2, „Kontrola PIN“	Piny odpovídají datovému listu.
	Sekce 2.3, „Pozemní“	Ověřte, zda je pro všechny zemnicí kolíky použita jediná zemní reference jako systémové uzemnění. Zkontrolujte, zda existuje uzemnění šasi pro uzemnění na straně vedení.
Sekce 3.0, „Napájení“	Oddíl 3.1, „Aktuální požadavky“	Viz Tabulka 3-1 abyste se ujistili, že napájecí kolíky jsou správné. Vyberte správné součásti napájecího zdroje s minimálně 25% až 30% rezervou na základě nejhoršího případu pro návrh napájení systému.
	Sekce 3.2, „Plány napájení“	Při vytváření rozvržení desky plošných spojů si v této části vyhledejte návrh roviny napájecího zdroje.
	Oddíl 3.3 – „Připojení napájecího obvodu a analogové filtrování napájecích ploch“	Viz Obrázek 3-1 pro kontrolu připojení napájecího obvodu, oddělovacích kondenzátorů a filtrování.
	Část 3.4 – „Hromadné oddělení kapacit tors“	Při vytváření rozložení desky plošných spojů si v této části vyhledejte požadovaný oddělovací kondenzátor.
Sekce 4.0 – „Twisted pair Rozhraní médií”	Oddíl 4.1, „10/100/1000 Mbps Inter- připojení obličeje”	Ověřte všechna připojení analogových I/O pinů pro návrh obvodu se čtyřmi porty na základě požadavků na návrh produktu a vyberte návrh Obrázek 4-1.
	Oddíl 4.2 – „Magnetické připojení a připojení RJ45”	Ověřte připojení magnetických a společných kondenzátorů na základě Obrázek 4-1.
	Část 4.3 – „Zvažte rozmístění desek plošných spojů ace“	V této části naleznete odkaz na návrh rozvržení desky plošných spojů a zkontrolujte, zda je splněn požadavek na rozvržení desky plošných spojů pro gigabitový měděný port.
Oddíl 5.0, „QSGMII/Q- Rozhraní USGMII MAC”	Oddíl 5.1 – „Kolíky QSGMII/Q-USGMII a připojení”	V této části naleznete pokyny, jak zajistit, aby byly v návrhu použity správné piny pro rozhraní QSGMII MAC.
	Oddíl 5.2, „QSGMII MAC“	Viz Obrázek 5-1 pro rozhraní QSGMII MAC pro připojení ke čtyřem externím QSGMII MAC v designu.
	Oddíl 5.3 – „Návrh QSGMII MAC Pravidla”	Pokyny pro návrh PCB rozhraní QSGMII MAC naleznete v této části.

Sekce	Kontrola	Vysvětlení	√	Poznámky
Sekce 6.0, „Hodiny zařízení“	Sekce 6.1, „Referenční hodiny“	Při výběru referenční frekvence hodin a správných referenčních hodinových kolíků v návrhu se řiďte touto částí. Dodržujte rozvržení požadované při návrhu desky plošných spojů.
	Oddíl 6.2 – „Systémové hodiny a synchronizace chronózní ethernetová připojení“	V této části jsou uvedeny systémové hodiny a připojení synchronního ethernetu. Ověřte správná připojení kolíků a dodržujte doporučení pro rozložení desky plošných spojů.
	Oddíl 6.3 – „REFCLK s jedním koncem Vstup"	Viz Obrázek 6-1 pro jednoduchý návrh referenčního vstupního hodinového obvodu a použijte správný odporový dělič v obvodu na základě Tabulka 6-1 pro správné hodnoty rezistorů.
	6.4 – „Diferenciální REFCLK Vstup"	Viz Obrázek 6-1 pro diferenční referenční vstupní obvod hodin a použijte v návrhu správnou kondenzátorovou střídavou vazbu.
Sekce 7.0, „Výstup hodin obnoveného média“		Viz tento oddíl a Obrázek 7-1 pro typický návrh obnoveného hodinového obvodu a použijte správné obnovené hodinové kolíky a správnou konfiguraci.
		Viz Obrázek 7-2 pro typický návrh hodinového obvodu Synchronous Ethernet a použijte správné obnovené hodinové piny a správnou konfiguraci.
		Viz Obrázek 7-3 pro typickou konfiguraci synchronního ethernetového hodinového obvodu Daisy Chain a použijte správné obnovené hodinové kolíky a správnou konfiguraci.
Sekce 8.0, „Podpora 1588“	Část 8.1, “IEEE 1588 Pin Connector- informace“	Viz Tabulka 8-1 pro výběr správného páru pinů diferenciálních hodin 1588 v návrhu.
	Sekce 8.2, „1588 Serial Timestamp Rozhraní"	Viz Tabulka 8-2 použít správný sériový čas 1588amp kolíky rozhraní v designu. V této části naleznete 1588 sériové časyamp rozhraní reference design připojení.
Oddíl 9.0 – „Digitální inter- tvář a I/O”	Oddíl 9.1 „Rozhraní MIIM (MDIO)“	V této části najdete návrh obvodu rozhraní MIIM.
	Sekce 9.2, „GPIO Piny“	Zkontrolujte, zda jsou použity správné piny adresy PHY na základě Tabulka 9-1 pro konfiguraci správné adresy PHY, kterou návrh vyžaduje.
	Oddíl 9.3, „JTAG Piny”	Viz Tabulka 9-2 a popisy v této sekci pro všechny JTAG kolíky v návrhu obvodu.

Sekce	Kontrola	Vysvětlení	√	Poznámky
Oddíl 10.0, „Různé nový“	Sekce 10.1, „Resetovat“	Viz Tabulka 10-1 použijte správný resetovací kolík a zkontrolujte, zda navržený resetovací obvod splňuje požadavek na dobu resetování.
	Sekce 10.2, „PLL/Hodiny“	Viz Tabulka 10-2 vyberte správnou konfiguraci referenčních hodin a ujistěte se, že jsou připojeny správné kolíky.
	Část 10.3, „Referenční rezistor“	Viz Tabulka 10-3 pro výběr správných předpínacích kolíků referenčního rezistoru v návrhu. Ujistěte se, že jste mezi ně zapojili 6.04 kΩ 1% odpor ISET a GND. Kromě toho se ujistěte, že je mezi ně připojen odpor 200 kΩ 1 %. RES_REF pin a GND.
	Sekce 10.4, „Testovací režim“	Zkontrolujte, zda je správně TESTMODE nastavení pinů se používá na základě Tabulka 10-4.
	Oddíl 10.5, „Kolíky LED“	Zkontrolujte, zda jsou použity správné piny LED na základě Tabulka 10-5, proudové limitní rezistory a napájení LED.
	Sekce 10.7 – „Další piny“	Pro COMA_MODE, zkontrolujte správnost návrhu v této části.
	Oddíl 10.8, „Nepoužité a bez použití spojovací kolíky“	Ověřte, zda jsou všechny rezervované piny a NC piny odpojené.
	Oddíl 10.9 – „Obecné externí vytažení Rezistory nahoru a dolů"	Obecně se doporučuje použít 4.7 kΩ pull-up rezistor a 1 kΩ pull-down rezistor.

HISTORIE REVIZÍ

Úroveň a datum revize	Sekce/obrázek/vstup	Oprava
DS00004514A (04)	Počáteční vydání

MIKROČIP WEB STRÁNKA
Microchip poskytuje online podporu prostřednictvím naší WWW stránky na adrese www.microchip.com. Tento web místo se používá jako prostředek k vytvoření files a informace snadno dostupné zákazníkům. Přístupné pomocí vašeho oblíbeného internetového prohlížeče web web obsahuje následující informace:

• Produktová podpora – datové listy a errata, aplikační poznámky a sampprogramy, zdroje návrhů, uživatelské příručky a dokumenty podpory hardwaru, nejnovější verze softwaru a archivovaný software
• Obecná technická podpora – často kladené otázky (FAQ), požadavky na technickou podporu, online diskusní skupiny, seznam členů programu konzultantů společnosti Microchip
• Business of Microchip – průvodce pro výběr produktů a objednávky, nejnovější tiskové zprávy Microchip, seznam seminářů a akcí, seznamy prodejních kanceláří Microchip, distributorů a zástupců továren

SLUŽBA OZNÁMENÍ O ZMĚNĚ ZÁKAZNÍKA
Služba oznámení zákazníkům společnosti Microchip pomáhá zákazníkům udržovat aktuální informace o produktech Microchip. Předplatitelé obdrží e-mailové upozornění, kdykoli dojde ke změnám, aktualizacím, revizím nebo chybám souvisejícím se specifikovanou řadou produktů nebo vývojovým nástrojem, který je zajímá. Chcete-li se zaregistrovat, přejděte na Microchip web místo na www.microchip.com. V části „Podpora“ klikněte na „Oznámení o změně zákazníka“ a postupujte podle pokynů k registraci.

ZÁKAZNICKÁ PODPORA

Uživatelé produktů Microchip mohou získat pomoc prostřednictvím několika kanálů:

• Distributor nebo zástupce
• Místní prodejní kancelář
• Field Application Engineer (FAE)
• Technická podpora

Zákazníci by měli kontaktovat svého distributora, zástupce nebo Field Application Engineer (FAE) s žádostí o podporu. Zákazníkům jsou k dispozici také místní prodejní kanceláře. Seznam prodejních kanceláří a míst je uveden na zadní straně tohoto dokumentu. Technická podpora je k dispozici prostřednictvím web místo na: http://microchip.com/support

Všimněte si následujících podrobností o funkci ochrany kódu na produktech Microchip:

• Produkty Microchip splňují specifikace obsažené v jejich konkrétním datovém listu Microchip.
• Společnost Microchip věří, že její řada produktů je bezpečná, pokud se používají zamýšleným způsobem, v rámci provozních specifikací a za normálních podmínek.
• Microchip si cení a agresivně chrání svá práva duševního vlastnictví. Pokusy o porušení funkcí ochrany kódu produktu Microchip jsou přísně zakázány a mohou porušovat zákon Digital Millennium Copyright Act.
• Společnost Microchip ani žádný jiný výrobce polovodičů nemůže zaručit bezpečnost svého kódu. Ochrana kódem neznamená, že garantujeme, že produkt je „nerozbitný“. Ochrana kódu se neustále vyvíjí. Společnost Microchip se zavázala neustále zlepšovat funkce ochrany kódu našich produktů.

Tato publikace a zde uvedené informace mohou být použity pouze s produkty Microchip, včetně návrhu, testování a integrace produktů Microchip s vaší aplikací. Použití těchto informací jakýmkoli jiným způsobem porušuje tyto podmínky. Informace týkající se aplikací zařízení jsou poskytovány pouze pro vaše pohodlí a mohou být nahrazeny aktualizacemi. Je vaší odpovědností zajistit, aby vaše aplikace odpovídala vašim specifikacím. Obraťte se na místní obchodní zastoupení Microchip pro další podporu nebo získejte další podporu na https://www.microchip.com/en-us/support/designhelp/client-support-services.

TYTO INFORMACE POSKYTUJE SPOLEČNOST MICROCHIP „TAK JAK JSOU“. MICROCHIP NEPOSKYTUJE ŽÁDNÁ PROHLÁŠENÍ ANI ZÁRUKY JAKÉHOKOLI DRUHU, AŤ UŽ VÝSLOVNÉ NEBO PŘEDPOKLÁDANÉ, PÍSEMNÉ NEBO ÚSTNÍ, ZÁKONNÉ NEBO JINÉ, TÝKAJÍCÍ SE INFORMACÍ, VČETNĚ, ALE NE OMEZENO NA JAKÉKOLI PŘEDPOKLÁDANÉ ZÁRUKY, NEPOROVNÁNÍ A NEPORUŠENÍ PARTNERSTVÍ TNEPOSI , NEBO ZÁRUKY VZTAHUJÍCÍ SE K JEHO STAVU, KVALITĚ NEBO VÝKONU. V ŽÁDNÉM PŘÍPADĚ NEBUDE MICROCHIP ODPOVĚDNÁ ZA ŽÁDNÉ NEPŘÍMÉ, ZVLÁŠTNÍ, TRESTNÉ, NÁHODNÉ NEBO NÁSLEDNÉ ZTRÁTY, ŠKODY, NÁKLADY NEBO NÁKLADY JAKÉHOKOLI DRUHU JAKOUKOLIV SOUVISEJÍCÍ S INFORMACEMI NEBO JEJICH POUŽITÍM, AŤ JSOU JAKKOLI DOPORUČENY, MOŽNOSTI NEBO ŠKODY JSOU PŘEDVÍDAJÍCÍ.

CELKOVÁ ODPOVĚDNOST SPOLEČNOSTI MICROCHIP ZA VŠECHNY NÁROKY SOUVISEJÍCÍ S INFORMACEMI NEBO JEJICH POUŽITÍM NEPŘEKROČÍ V NEJVYŠŠÍM ROZSAHU POVOLENÉM ZÁKONEM, KTERÉ JSTE ZA INFORMACE ZAPLATILI PŘÍMO SPOLEČNOSTI MICROCHIP. Použití zařízení Microchip v aplikacích na podporu života a/nebo v bezpečnostních aplikacích je zcela na riziko kupujícího a kupující souhlasí s tím, že bude Microchip bránit, odškodnit a chránit před všemi škodami, nároky, žalobami nebo výdaji vyplývajícími z takového použití. Žádné licence nejsou poskytovány, implicitně ani jinak, v rámci jakýchkoli práv duševního vlastnictví společnosti Microchip, pokud není uvedeno jinak.

ochranné známky

Název a logo Microchip, logo Microchip, Adaptec, AnyRate, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus maXTouch, MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, logo MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron a XMEGA jsou registrované ochranné známky společnosti Microchip Technology Incorporated v USA a dalších zemích. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSyncch

Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath a ZL jsou registrované ochranné známky společnosti Microchip Technology Incorporated v USA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, Crypto Automotive , CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge In-Circuit Serial Programming, ICSP, INICnet, Inteligentní paralelní propojení, JitterBlock-Connection -Displej, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express

NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect a ZENA jsou ochranné známky společnosti Microchip Technology Incorporated v USA a dalších zemích. SQTP je servisní značka společnosti Microchip Technology Incorporated v USA. Logo Adaptec, Frequency on Demand, Silicon Storage Technology, Symmcom a Trusted Time jsou registrované ochranné známky společnosti Microchip Technology Inc. v jiných zemích. GestIC je registrovaná ochranná známka společnosti Microchip Technology Germany II GmbH & Co. KG, dceřiné společnosti Microchip Technology Inc., v jiných zemích. Všechny ostatní ochranné známky uvedené v tomto dokumentu jsou majetkem příslušných společností. © 2022, Microchip Technology Incorporated a její dceřiné společnosti. Všechna práva vyhrazena. ISBN: 978-1-6683-0216-3

Informace týkající se systémů řízení kvality společnosti Microchip naleznete na adrese www.microchip.com/quality.

Celosvětový prodej a servis

AMERIKY
Firemní kancelář 2355 West Chandler Blvd. Chandler, AZ 85224-6199

• Tel: 480-792-7200
• Fax: 480-792-7277

Technická podpora:

• http://www.microchip.com/support
• Web Adresa: www.microchip.com

DS00004514A-page 30 2022 Microchip Technology Inc. a její dceřiné společnosti

Dokumenty / zdroje

Kontrolní seznam návrhu hardwaru MICROCHIP LAN8814 [pdfUživatelská příručka LAN8814 Hardware Design Checklist, LAN8814, Hardware Design Checklist, Design Checklist

Reference

• Uživatelská příručka