Intel FPGA Programmable Acceleration Card N3000 Board Management Controller
Intel FPGA Programmable Acceleration Card N3000 BMC Úvod
O tomto dokumentu
Podívejte se do uživatelské příručky Intel FPGA Programmable Acceleration Card N3000 Board Management, kde se dozvíte více o funkcích a vlastnostech Intel® MAX® 10 BMC a pochopíte, jak číst telemetrická data na Intel FPGA PAC N3000 pomocí PLDM přes MCTP SMBus a I2C SMBus . Součástí je úvod do Intel MAX 10 root of trust (RoT) a zabezpečená vzdálená aktualizace systému.
Nadview
Intel MAX 10 BMC je zodpovědný za ovládání, monitorování a udělování přístupu k funkcím desky. Intel MAX 10 BMC se propojuje s vestavěnými senzory, FPGA a flash a spravuje sekvence zapínání/vypínání, konfiguraci FPGA a dotazování telemetrických dat. S BMC můžete komunikovat pomocí protokolu Platform Level Data Model (PLDM) verze 1.1.1. Firmware BMC lze upgradovat na místě přes PCIe pomocí funkce vzdálené aktualizace systému.
Vlastnosti BMC
- Funguje jako Root of Trust (RoT) a umožňuje funkce zabezpečené aktualizace Intel FPGA PAC N3000.
- Ovládá aktualizace firmwaru a FPGA flash přes PCIe.
- Spravuje konfiguraci FPGA.
- Konfiguruje nastavení sítě pro zařízení C827 Ethernet Re-timer.
- Ovládací prvky Sekvence zapnutí a vypnutí a detekce chyb s automatickou ochranou proti vypnutí.
- Ovládá napájení a resetuje na desce.
- Rozhraní se senzory, FPGA flash a QSFP.
- Sleduje telemetrická data (teplota desky, objtage a proud) a poskytuje ochrannou akci, když jsou hodnoty mimo kritický práh.
- Hlásí telemetrická data hostiteli BMC prostřednictvím datového modelu na úrovni platformy (PLDM) přes MCTP SMBus nebo I2C.
- Podporuje PLDM přes MCTP SMBus přes PCIe SMBus. 0xCE je 8bitová podřízená adresa.
- Podporuje I2C SMBus. 0xBC je 8bitová adresa podřízeného zařízení.
- Přistupuje k ethernetovým MAC adresám v EEPROM a EEPROM pro identifikaci jednotky (FRUID).
Intel Corporation. Všechna práva vyhrazena. Intel, logo Intel a další značky Intel jsou ochranné známky společnosti Intel Corporation nebo jejích dceřiných společností. Společnost Intel zaručuje výkon svých FPGA a polovodičových produktů podle aktuálních specifikací v souladu se standardní zárukou společnosti Intel, ale vyhrazuje si právo provádět změny jakýchkoli produktů a služeb kdykoli bez upozornění. Společnost Intel nepřebírá žádnou odpovědnost nebo závazky vyplývající z aplikace nebo použití jakýchkoli informací, produktů nebo služeb popsaných v tomto dokumentu, pokud to není výslovně písemně odsouhlaseno společností Intel. Zákazníkům společnosti Intel se doporučuje získat nejnovější verzi specifikací zařízení dříve, než se budou spoléhat na jakékoli zveřejněné informace a než zadají objednávky na produkty nebo služby. *Jiná jména a značky mohou být nárokovány jako vlastnictví jiných.
Blokové schéma vysoké úrovně BMC
Kořen důvěry (RoT)
Intel MAX 10 BMC funguje jako Root of Trust (RoT) a umožňuje funkci zabezpečené vzdálené aktualizace systému Intel FPGA PAC N3000. RoT obsahuje funkce, které mohou pomoci zabránit následujícímu:
- Načítání nebo provádění neautorizovaného kódu nebo návrhů
- Rušivé operace provedené neprivilegovaným softwarem, privilegovaným softwarem nebo hostitelským BMC
- Neúmyslné spuštění staršího kódu nebo návrhů se známými chybami nebo zranitelnostmi tím, že BMC umožní zrušit autorizaci
Uživatelská příručka programovatelné akcelerační karty Intel® FPGA N3000 Board Management Controller
Intel FPGA PAC N3000 BMC také prosazuje několik dalších bezpečnostních zásad týkajících se přístupu přes různá rozhraní, stejně jako ochranu integrovaného flash disku prostřednictvím omezení rychlosti zápisu. Informace o RoT a bezpečnostních funkcích Intel FPGA PAC N3000 naleznete v uživatelské příručce k zabezpečení Intel FPGA Programmable Acceleration Card N3000.
Související informace
Uživatelská příručka pro programovatelnou akcelerační kartu Intel FPGA N3000 Security
Zabezpečená vzdálená aktualizace systému
BMC podporuje Secure RSU pro firmware Intel MAX 10 BMC Nios® a obraz RTL a aktualizace obrazu Intel Arria® 10 FPGA s ověřováním a kontrolami integrity. Firmware Nios má na starosti ověřování obrazu během procesu aktualizace. Aktualizace jsou přenášeny přes rozhraní PCIe na Intel Arria 10 GT FPGA, které je zase zapisuje přes Intel Arria 10 FPGA SPI master na Intel MAX 10 FPGA SPI slave. Dočasná záblesková oblast zvaná staging area ukládá jakýkoli typ autentizačního bitového toku přes rozhraní SPI. Návrh BMC RoT obsahuje kryptografický modul, který implementuje funkci ověřování SHA2 256 bit hash a funkci ověřování podpisu ECDSA 256 P 256 pro autentizaci klíčů a uživatelského obrazu. Firmware Nios používá kryptografický modul k ověření uživatelem podepsaného obrazu v stagoblast. Pokud ověření proběhne úspěšně, firmware Nios zkopíruje uživatelský obraz do uživatelské flash oblasti. Pokud se ověření nezdaří, firmware Nios ohlásí chybu. Informace o RoT a bezpečnostních funkcích Intel FPGA PAC N3000 naleznete v uživatelské příručce k zabezpečení Intel FPGA Programmable Acceleration Card N3000.
Související informace
Uživatelská příručka pro programovatelnou akcelerační kartu Intel FPGA N3000 Security
Power Sequence Management
Stavový stroj sekvenceru BMC Power spravuje sekvence zapnutí a vypnutí Intel FPGA PAC N3000 pro rohová pouzdra během procesu zapínání nebo normálního provozu. Proces zapínání Intel MAX 10 pokrývá celý proces včetně spouštění Intel MAX 10, spouštění Nios a řízení sekvence napájení pro konfiguraci FPGA. Hostitel musí zkontrolovat verze sestavení Intel MAX 10 a FPGA, stejně jako stav Nios po každém vypnutí napájení, a podniknout odpovídající kroky v případě, že Intel FPGA PAC N3000 narazí na rohová pouzdra, jako je Intel MAX 10 nebo Selhání načtení továrního sestavení FPGA nebo selhání spouštění systému Nios. BMC chrání Intel FPGA PAC N3000 vypnutím napájení karty za následujících podmínek:
- 12 V Auxiliary nebo PCIe edge supply voltage je nižší než 10.46 V.
- Teplota jádra FPGA dosahuje 100°C
- Teplota desky dosahuje 85 °C
Monitorování desky pomocí senzorů
Monitory Intel MAX 10 BMC voltage, proud a teplota různých komponent na Intel FPGA PAC N3000. Hostitel BMC má přístup k telemetrickým datům prostřednictvím PCIe SMBus. PCIe SMBus mezi hostitelským BMC a Intel FPGA PAC N3000 Intel MAX 10 BMC je sdílen jak koncovým bodem PLDM přes MCTP SMBus, tak standardním I2C slave rozhraním Avalon-MM (pouze pro čtení).
Board Monitoring přes PLDM přes MCTP SMBus
BMC na Intel FPGA PAC N3000 komunikuje se serverem BMC přes PCIe* SMBus. Řadič MCTP podporuje datový model na úrovni platformy (PLDM) přes zásobník MCTP (Management Component Transport Protocol). Adresa podřízeného koncového bodu MCTP je standardně 0xCE. V případě potřeby může být přeprogramován do odpovídající sekce externího FPGA Quad SPI flash přes in-band cestu. Intel FPGA PAC N3000 BMC podporuje podmnožinu příkazů PLDM a MCTP, které umožňují serveru BMC získávat data ze senzorů, např.tage, proud a teplota.
Poznámka:
Je podporován datový model na úrovni platformy (PLDM) přes koncový bod MCTP SMBus. PLDM přes MCTP přes nativní PCIe není podporováno. Kategorie zařízení SMBus: Zařízení „Fixed not Discoverable“ je ve výchozím nastavení podporováno, ale všechny čtyři kategorie zařízení jsou podporovány a lze je překonfigurovat na místě. ACK-Poll je podporován
- Podporováno s výchozí podřízenou adresou SMBus 0xCE.
- Podporováno s pevnou nebo přiřazenou podřízenou adresou.
BMC podporuje verzi 1.3.0 základní specifikace Management Component Transport Protocol (MCTP) (DTMF specifikace DSP0236), verzi 1.1.1 standardu PLDM for Platform Monitoring and Control (DTMF specifikace DSP0248) a verzi 1.0.0 PLDM pro Message Control and Discovery (DTMF specifikace DSP0240).
Související informace
Specifikace Distributed Management Task Force (DMTF) Odkaz na specifické specifikace DMTF
Rychlost rozhraní SMBus
Implementace Intel FPGA PAC N3000 standardně podporuje transakce SMBus při 100 kHz.
Podpora paketování MCTP
Definice MCTP
- Tělo zprávy představuje užitečné zatížení zprávy MCTP. Tělo zprávy může zahrnovat více paketů MCTP.
- Užitná zátěž paketu MCTP označuje část těla zprávy MCTP, která je přenášena v jediném paketu MCTP.
- Přenosová jednotka označuje velikost části užitečného zatížení paketu MCTP.
Velikost převodové jednotky
- Velikost základní přenosové jednotky (minimální přenosová jednotka) pro MCTP je 64 bajtů.
- Všechny řídicí zprávy MCTP musí mít paketovou užitečnou zátěž, která není větší než základní přenosová jednotka bez vyjednávání. (Mechanismus vyjednávání pro větší přenosové jednotky mezi koncovými body je specifický pro typ zprávy a není řešen ve specifikaci MCTP Base)
- Každá zpráva MCTP, jejíž velikost těla zprávy je větší než 64 bajtů, musí být rozdělena do více paketů pro přenos jedné zprávy.
Pole paketů MCTP
Obecná pole paketů/zpráv
Podporované sady příkazů
Podporované příkazy MCTP
- Získejte podporu verze MCTP
- Informace o verzi základní specifikace
- Informace o verzi řídicího protokolu
- PLDM přes verzi MCTP
- Nastavte ID koncového bodu
- Získejte ID koncového bodu
- Získejte UUID koncového bodu
- Získejte podporu typu zprávy
- Získejte podporu zpráv definovanou dodavatelem
Poznámka:
Na příkaz Získat podporu zpráv definovaných dodavatelem odpoví BMC kódem dokončení ERROR_INVALID_DATA(0x02).
Podporované příkazy základní specifikace PLDM
- SetTID
- GetTID
- GetPLDMVersion
- GetPLDMTypes
- ZískejtePLDMCommands
Podporované PLDM pro monitorování platformy a příkazy specifikace řízení
- SetTID
- GetTID
- GetSensorReading
- GetSensorThresholds
- SetSensorThresholds
- Získejte PDRepositoryInfo
- ZískejtePDR
Poznámka:
Jádro BMC Nios II se dotazuje na různá telemetrická data každou 1 milisekundu a trvání dotazování trvá asi 500~800 milisekund, proto se zpráva s odpovědí oproti odpovídající zprávě požadavku příkazu GetSensorReading nebo GetSensorThresholds aktualizuje každých 500~800 milisekund.
Poznámka:
GetStateSensorReadings není podporován.
Topologie a hierarchie PLDM
Definované záznamy deskriptoru platformy
Intel FPGA PAC N3000 používá 20 Platform Descriptor Records (PDR). Intel MAX 10 BMC podporuje pouze konsolidované PDR, kde PDR nebudou dynamicky přidávány ani odebírány, když je QSFP zapojeno a odpojeno. Po odpojení bude provozní stav senzoru jednoduše hlášen jako nedostupný.
Názvy senzorů a popisovač záznamu
Všem PDR je přiřazena neprůhledná číselná hodnota nazývaná popisovač záznamu. Tato hodnota se používá pro přístup k jednotlivým PDR v rámci úložiště PDR prostřednictvím GetPDR (DTMF specifikace DSP0248). Následující tabulka je souhrnným seznamem senzorů monitorovaných na Intel FPGA PAC N3000.
Názvy snímačů PDR a popisovač záznamu
| Funkce | Název senzoru | Informace o senzoru | PLDM | ||
| Zdroj čtení senzoru (komponenta) | PDR
Rukojeť záznamu |
Prahové hodnoty v PDR | Změny prahu povoleno prostřednictvím PLDM | ||
| Celkový vstupní výkon Intel FPGA PAC | Napájení desky | Vypočítejte z PCIe prstů 12V proud a svtage | 1 | 0 | Žádný |
| PCIe prsty 12 V proud | 12 V proud základní desky | PAC1932 SENSE1 | 2 | 0 | Žádný |
| PCIe prsty 12 V Voltage | 12 V Backplane Voltage | PAC1932 SENSE1 | 3 | 0 | Žádný |
| 1.2 V Rail Voltage | 1.2 V Voltage | MAX10 ADC | 4 | 0 | Žádný |
| 1.8 V Rail Voltage | 1.8 V Voltage | MAX 10 ADC | 6 | 0 | Žádný |
| 3.3 V Rail Voltage | 3.3 V Voltage | MAX 10 ADC | 8 | 0 | Žádný |
| FPGA jádro svtage | FPGA jádro svtage | LTC3884 (U44) | 10 | 0 | Žádný |
| Proud jádra FPGA | Proud jádra FPGA | LTC3884 (U44) | 11 | 0 | Žádný |
| Teplota jádra FPGA | Teplota jádra FPGA | Teplotní dioda FPGA přes TMP411 | 12 | Horní varování: 90
Horní fatální: 100 |
Ano |
| Teplota desky | Teplota desky | TMP411 (U65) | 13 | Horní varování: 75
Horní fatální: 85 |
Ano |
| QSFP0 svtage | QSFP0 svtage | Externí modul QSFP (J4) | 14 | 0 | Žádný |
| Teplota QSFP0 | Teplota QSFP0 | Externí modul QSFP (J4) | 15 | Horní varování: Hodnota nastavená dodavatelem QSFP
Upper Fatal: Hodnota nastavená dodavatelem QSFP |
Žádný |
| PCIe pomocný proud 12V | 12 V AUX | PAC1932 SENSE2 | 24 | 0 | Žádný |
| PCIe Auxiliary 12V Voltage | 12 V AUX Voltage | PAC1932 SENSE2 | 25 | 0 | Žádný |
| QSFP1 svtage | QSFP1 svtage | Externí modul QSFP (J5) | 37 | 0 | Žádný |
| Teplota QSFP1 | Teplota QSFP1 | Externí modul QSFP (J5) | 38 | Horní varování: Hodnota nastavená dodavatelem QSFP
Upper Fatal: Hodnota nastavená dodavatelem QSFP |
Žádný |
| PKVL Teplota jádra | PKVL Teplota jádra | Čip PKVL (88EC055) (U18A) | 44 | 0 | Žádný |
| pokračování… | |||||
| Funkce | Název senzoru | Informace o senzoru | PLDM | ||
| Zdroj čtení senzoru (komponenta) | PDR
Rukojeť záznamu |
Prahové hodnoty v PDR | Změny prahu povoleno prostřednictvím PLDM | ||
| Teplota PKVL A Serdes | Teplota PKVL A Serdes | Čip PKVL (88EC055) (U18A) | 45 | 0 | Žádný |
| Teplota jádra PKVL B | Teplota jádra PKVL B | Čip PKVL (88EC055) (U23A) | 46 | 0 | Žádný |
| Teplota PKVL B Serdes | Teplota PKVL B Serdes | Čip PKVL (88EC055) (U23A) | 47 | 0 | Žádný |
Poznámka:
Hodnoty Upper Warning a Upper Fatal pro QSFP nastavuje dodavatel QSFP. Hodnoty naleznete v datovém listu dodavatele. BMC přečte tyto prahové hodnoty a oznámí je. fpgad je služba, která vám může pomoci chránit server před zhroucením, když hardware dosáhne horní neobnovitelné nebo dolní neobnovitelné prahové hodnoty senzoru (nazývané také jako fatální prahová hodnota). fpgad je schopen monitorovat každý z 20 senzorů hlášených řídícím řídícím orgánem správní rady. Další informace naleznete v tématu Graceful Shutdown v uživatelské příručce Intel Acceleration Stack: Intel FPGA Programmable Acceleration Card N3000.
Poznámka:
Kvalifikované serverové systémy OEM by měly poskytovat požadované chlazení pro vaše pracovní zatížení. Hodnoty senzorů můžete získat spuštěním následujícího příkazu OPAE jako root nebo sudo: $ sudo fpgainfo bmc
Související informace
Intel Acceleration Stack Uživatelská příručka: Intel FPGA Programmable Acceleration Card N3000
Board Monitoring přes I2C SMBus
Standardní I2C slave rozhraní Avalon-MM (pouze pro čtení) sdílí PCIe SMBus mezi hostitelským BMC a Intel MAX 10 RoT. Intel FPGA PAC N3000 podporuje standardní I2C slave rozhraní a slave adresa je standardně 0xBC pouze pro mimopásmový přístup. Režim bajtového adresování je režim 2bajtového offsetového adresování. Zde je mapa paměti registru telemetrických dat, kterou můžete použít pro přístup k informacím prostřednictvím příkazů I2C. Sloupec popisu popisuje, jak mohou být vrácené hodnoty registru dále zpracovány, aby se získaly skutečné hodnoty. Jednotky mohou být Celsius (°C), mA, mV, mW v závislosti na tom, jaký snímač čtete.
Mapa paměti telemetrického registru dat
| Rejstřík | Offset | Šířka | Přístup | Pole | Výchozí hodnota | Popis |
| Teplota desky | 0x100 | 32 | RO | [31:0] | 32'h00000000 | TMP411(U65)
Hodnota registru je celé číslo se znaménkem Teplota = hodnota registru * 0.5 |
| Upozornění na vysokou teplotu desky | 0x104 | 32 | RW | [31:0] | 32'h00000000 | TMP411(U65)
Hodnota registru je celé číslo se znaménkem |
| High Limit = hodnota registru
* 0.5 |
||||||
| Vysoká teplota desky fatální | 0x108 | 32 | RW | [31:0] | 32'h00000000 | TMP411(U65)
Hodnota registru je celé číslo se znaménkem |
| Vysoká kritická = hodnota registru
* 0.5 |
||||||
| Teplota jádra FPGA | 0x110 | 32 | RO | [31:0] | 32'h00000000 | TMP411(U65)
Hodnota registru je celé číslo se znaménkem |
| Teplota = hodnota registru
* 0.5 |
||||||
| Die FPGA
Upozornění na vysokou teplotu |
0x114 | 32 | RW | [31:0] | 32'h00000000 | TMP411(U65)
Hodnota registru je celé číslo se znaménkem |
| High Limit = hodnota registru
* 0.5 |
||||||
| pokračování… | ||||||
| Rejstřík | Offset | Šířka | Přístup | Pole | Výchozí hodnota | Popis |
| FPGA jádro svtage | 0x13C | 32 | RO | [31:0] | 32'h00000000 | LTC3884(U44)
svtage(mV) = hodnota registru |
| Proud jádra FPGA | 0x140 | 32 | RO | [31:0] | 32'h00000000 | LTC3884(U44)
Proud (mA) = hodnota registru |
| 12v Backplane Voltage | 0x144 | 32 | RO | [31:0] | 32'h00000000 | svtage(mV) = hodnota registru |
| 12V Proud základní desky | 0x148 | 32 | RO | [31:0] | 32'h00000000 | Proud (mA) = hodnota registru |
| 1.2V Voltage | 0x14C | 32 | RO | [31:0] | 32'h00000000 | svtage(mV) = hodnota registru |
| 12V Aux Voltage | 0x150 | 32 | RO | [31:0] | 32'h00000000 | svtage(mV) = hodnota registru |
| 12V pomocný proud | 0x154 | 32 | RO | [31:0] | 32'h00000000 | Proud (mA) = hodnota registru |
| 1.8V Voltage | 0x158 | 32 | RO | [31:0] | 32'h00000000 | svtage(mV) = hodnota registru |
| 3.3V Voltage | 0x15C | 32 | RO | [31:0] | 32'h00000000 | svtage(mV) = hodnota registru |
| Napájení desky | 0x160 | 32 | RO | [31:0] | 32'h00000000 | Výkon (mW) = hodnota registru |
| PKVL Teplota jádra | 0x168 | 32 | RO | [31:0] | 32'h00000000 | PKVL1(U18A)
Hodnota registru je celé číslo se znaménkem Teplota = hodnota registru * 0.5 |
| Teplota PKVL A Serdes | 0x16C | 32 | RO | [31:0] | 32'h00000000 | PKVL1(U18A)
Hodnota registru je celé číslo se znaménkem Teplota = hodnota registru * 0.5 |
| Teplota jádra PKVL B | 0x170 | 32 | RO | [31:0] | 32'h00000000 | PKVL2(U23A)
Hodnota registru je celé číslo se znaménkem Teplota = hodnota registru * 0.5 |
| Teplota PKVL B Serdes | 0x174 | 32 | RO | [31:0] | 32'h00000000 | PKVL2(U23A)
Hodnota registru je celé číslo se znaménkem Teplota = hodnota registru * 0.5 |
Hodnoty QSFP se získávají načtením modulu QSFP a nahlášením načtených hodnot do příslušného registru. Pokud modul QSFP nepodporuje monitorování digitální diagnostiky nebo pokud modul QSFP není nainstalován, ignorujte hodnoty načtené z registrů QSFP. Pomocí nástroje Intelligent Platform Management Interface (IPMI) čtěte telemetrická data přes I2C sběrnici.
Příkaz I2C pro čtení teplot desky na adrese 0x100:
V příkazu níže:
- 0x20 je adresa hlavní sběrnice I2C vašeho serveru, který má přímý přístup k PCIe slotům. Tato adresa se liší podle serveru. Správnou I2C adresu vašeho serveru naleznete v datovém listu vašeho serveru.
- 0xBC je I2C podřízená adresa Intel MAX 10 BMC.
- 4 je počet přečtených datových bytů
- 0x01 0x00 je adresa registru teploty desky, která je uvedena v tabulce.
Příkaz:
ipmitool i2c bus=0x20 0xBC 4 0x01 0x00
výstup:
01110010 00000000 00000000 00000000
Výstupní hodnota v hexadecimální soustavě je: 0x72000000 0x72 je 114 v desítkové soustavě. Pro výpočet teploty ve stupních Celsia vynásobte 0.5: 114 x 0.5 = 57 °C
Poznámka:
Ne všechny servery podporují přímý přístup sběrnice I2C do slotů PCIe. Informace o podpoře a adresu sběrnice I2C naleznete v datovém listu vašeho serveru.
Formát dat EEPROM
Tato část definuje datový formát jak MAC adresy EEPROM, tak FRUID EEPROM, ke kterým má hostitel a FPGA přístup.
MAC EEPROM
V době výroby Intel programuje MAC adresu EEPROM s MAC adresami Intel Ethernet Controller XL710-BM2. Intel MAX 10 přistupuje k adresám v MAC adrese EEPROM přes I2C sběrnici. Zjistěte MAC adresu pomocí následujícího příkazu: $ sudo fpga mac
EEPROM MAC adresy obsahuje pouze počáteční 6bajtovou MAC adresu na adrese 0x00h následovanou počtem MAC adres 08. Počáteční MAC adresa je také vytištěna na štítku na zadní straně desky s plošnými spoji (PCB). Ovladač OPAE poskytuje uzly sysfs pro získání počáteční MAC adresy z následujícího umístění: /sys/class/fpga/intel-fpga-dev.*/intel-fpga-fme.*/spi altera.*.auto/spi_master/ spi */spi*/mac_address Spuštění MAC adresy Přample: 644C360F4430 Ovladač OPAE získá počet z následujícího umístění: /sys/class/fpga/ intel-fpga-dev.*/intel-fpga-fme.*/spi-altera.*.auto/spi_master/ spi*/ spi*/mac_count Počet MAC Přample: 08 Z počáteční MAC adresy je zbývajících sedm MAC adres získáno postupným zvyšováním nejméně významného bajtu (LSB) počáteční MAC adresy o jeden pro každou následující MAC adresu. Následná MAC adresa napřampten:
- 644C360F4431
- 644C360F4432
- 644C360F4433
- 644C360F4434
- 644C360F4435
- 644C360F4436
- 644C360F4437
Poznámka: Pokud používáte ES Intel FPGA PAC N3000, nemusí být MAC EEPROM naprogramována. Pokud MAC EEPROM není naprogramována, první přečtená MAC adresa se vrátí jako FFFFFFFFFFFF.
Přístup do EEPROM identifikace vyměnitelné jednotky (FRUID).
Identifikační jednotku EEPROM (FRUID) EEPROM (0xA0) lze načíst pouze z hostitelského BMC prostřednictvím SMBus. Struktura ve FRUID EEPROM je založena na specifikaci IPMI, Platform Management FRU Information Storage Definition, v1.3, 24. března 2015, ze které je odvozena informační struktura desky. FRUID EEPROM se řídí běžným formátem záhlaví s oblastí desky a oblastí informací o produktu. V níže uvedené tabulce najdete, která pole ve společné hlavičce platí pro FRUID EEPROM.
Společné záhlaví FRUID EEPROM
Všechna pole ve společné hlavičce jsou povinná.
| Délka pole v bytech | Popis pole | Hodnota FRUID EEPROM |
|
1 |
Common Header Format Verze 7:4 – vyhrazeno, zapisovat jako 0000b
3:0 – číslo verze formátu = 1h pro tuto specifikaci |
01h (Nastavit jako 00000001b) |
|
1 |
Počáteční offset oblasti vnitřního použití (v násobcích 8 bajtů).
00h znamená, že tato oblast není přítomna. |
00h (není přítomno) |
|
1 |
Počáteční odchylka informační oblasti podvozku (v násobcích 8 bajtů).
00h znamená, že tato oblast není přítomna. |
00h (není přítomno) |
|
1 |
Počáteční offset oblasti desky (v násobcích 8 bajtů).
00h znamená, že tato oblast není přítomna. |
01h |
|
1 |
Počáteční offset oblasti informací o produktu (v násobcích 8 bajtů).
00h znamená, že tato oblast není přítomna. |
0Ch |
|
1 |
MultiRecord Area Starting Offset (v násobcích 8 bajtů).
00h znamená, že tato oblast není přítomna. |
00h (není přítomno) |
| 1 | PAD, pište jako 00h | 00h |
|
1 |
Společný kontrolní součet záhlaví (nulový kontrolní součet) |
F2h |
Společné bajty záhlaví jsou umístěny z první adresy EEPROM. Rozložení vypadá jako na obrázku níže.
Blokové schéma rozložení paměti FRUID EEPROM
Oblast desky FRUID EEPROM
| Délka pole v bytech | Popis pole | Hodnoty polí | Kódování pole |
| 1 | Formát oblasti desky Verze 7:4 – vyhrazeno, zápis jako 0000b 3:0 – číslo verze formátu | 0x01 | Nastavit na 1h (0000 0001b) |
| 1 | Délka oblasti desky (v násobcích 8 bajtů) | 0x0B | 88 bajtů (včetně 2 pad 00 bajtů) |
| 1 | Kód jazyka | 0x00 | Nastavte na 0 pro angličtinu
Poznámka: V současné době nejsou podporovány žádné další jazyky |
| 3 | Datum/čas Mfg.: Počet minut od 0:00 hodin 1.
Nejméně významný bajt jako první (malý endian) 00_00_00h = nespecifikováno (dynamické pole) |
0x10
0x65 0xB7 |
Časový rozdíl mezi 12:00 1/1/96 a 12:XNUMX
11/07/2018 je 12018960 minuty = b76510h – uloženo ve formátu little endian |
| 1 | Typ výrobce desky/bajt délky | 0xD2 | 8bitové ASCII + LATIN1 kódované 7:6 – 11b
5:0 – 010010b (18 bajtů dat) |
| P | Byty výrobce desky | 0x49
0x6E 0x74 0x65 0x6C 0xAE |
8bitové kódování ASCII + LATIN1 Intel® Corporation |
| pokračování… | |||
| Délka pole v bytech | Popis pole | Hodnoty polí | Kódování pole |
| 0x20
0x43 0x6F 0x72 0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E |
|||
| 1 | Board Product Name typ/délka byte | 0xD5 | 8bitové ASCII + LATIN1 kódované 7:6 – 11b
5:0 – 010101b (21 bajtů dat) |
| Q | Bajty názvu produktu desky | 0X49
0X6E 0X74 0X65 0X6C 0XAE 0X20 0X46 0X50 0X47 0X41 0X20 0X50 0X41 0X43 0X20 0X4E 0X33 0X30 0X30 0X30 |
8bitový ASCII + LATIN1 kódovaný Intel FPGA PAC N3000 |
| 1 | Typ sériového čísla desky/bajt délky | 0xCC | 8bitové ASCII + LATIN1 kódované 7:6 – 11b
5:0 – 001100b (12 bajtů dat) |
| N | Bajty sériového čísla desky (dynamické pole) | 0x30
0x30 0x30 0x30 0x30 0x30 0x30 0x30 |
8bitové kódování ASCII + LATIN1
1. 6 hexadecimálních číslic je OUI: 000000 2. 6 hexadecimálních číslic je MAC adresa: 000000 |
| pokračování… | |||
| Délka pole v bytech | Popis pole | Hodnoty polí | Kódování pole |
| 0x30
0x30 0x30 0x30 |
Poznámka: Toto je zakódováno jako example a je třeba jej upravit ve skutečném zařízení
1. 6 hexadecimálních číslic je OUI: 644C36 2. 6 hexadecimálních číslic je MAC adresa: 00AB2E Poznámka: Identifikovat ne naprogramujte FRUID, nastavte OUI a MAC adresu na „0000“. |
||
| 1 | Číslo dílu desky typ/délka byte | 0xCE | 8bitové ASCII + LATIN1 kódované 7:6 – 11b
5:0 – 001110b (14 bajtů dat) |
| M | Číslo dílu desky bajtů | 0x4B
0x38 0x32 0x34 0x31 0x37 0x20 0x30 0x30 0x32 0x20 0x20 0x20 0x20 |
8bitový kód ASCII + LATIN1 s ID kusovníku.
Pro délku 14 bajtů kódované číslo dílu desky example je K82417-002 Poznámka: Toto je zakódováno jako example a je třeba jej upravit ve skutečném zařízení. Tato hodnota pole se liší podle čísla PBA na různých deskách. Revize PBA byla odstraněna ve FRUID. Tyto poslední čtyři bajty vrátí prázdné a jsou rezervovány pro budoucí použití. |
| 1 | FRU File Typ ID/délka byte | 0x00 | 8bitové ASCII + LATIN1 kódované 7:6 – 00b
5:0 – 000000b (0 bajtů dat) FRU File Pole ID bajtů, které by mělo následovat za tímto, není zahrnuto, protože pole by bylo 'null'. Poznámka: FRU File ID bajtů. FRU File Pole verze je předdefinované pole poskytované jako výrobní pomůcka pro ověření file který byl použit při výrobě nebo aktualizaci v terénu k načtení informací FRU. Obsah závisí na výrobci. Toto pole je také k dispozici v oblasti Informace o desce. Jedno nebo obě pole mohou být „null“. |
| 1 | Typ/délka MMID bajt | 0xC6 | 8bitové kódování ASCII + LATIN1 |
| pokračování… | |||
| Délka pole v bytech | Popis pole | Hodnoty polí | Kódování pole |
| 7:6 – 11b
5:0 – 000110b (6 bajtů dat) Poznámka: Toto je zakódováno jako example a je třeba jej upravit ve skutečném zařízení |
|||
| M | MMID bajtů | 0x39
0x39 0x39 0x44 0x58 0x46 |
Formátováno jako 6 hexadecimálních číslic. Konkrétní example v buňce vedle Intel FPGA PAC N3000 MMID = 999DXF.
Tato hodnota pole se liší podle různých polí SKU, jako je MMID, OPN, PBN atd. |
| 1 | C1h (bajt typu/délka zakódován tak, aby indikovala žádná další informační pole). | 0xC1 | |
| Y | 00h – zbývající nevyužité místo | 0x00 | |
| 1 | Kontrolní součet oblasti paluby (nulový kontrolní součet) | 0xB9 | Poznámka: Kontrolní součet v této tabulce je nulový kontrolní součet vypočítaný pro hodnoty použité v tabulce. Musí být přepočítán pro skutečné hodnoty Intel FPGA PAC N3000. |
| Délka pole v bytech | Popis pole | Hodnoty polí | Kódování pole |
| 1 | Formát produktové oblasti Verze 7:4 – vyhrazeno, zapište jako 0000b
3:0 – číslo verze formátu = 1h pro tuto specifikaci |
0x01 | Nastavit na 1h (0000 0001b) |
| 1 | Délka produktové oblasti (v násobcích 8 bajtů) | 0x0A | Celkem 80 bajtů |
| 1 | Kód jazyka | 0x00 | Nastavte na 0 pro angličtinu
Poznámka: V současné době nejsou podporovány žádné další jazyky |
| 1 | Název výrobce typ/délka byte | 0xD2 | 8bitové ASCII + LATIN1 kódované 7:6 – 11b
5:0 – 010010b (18 bajtů dat) |
| N | Název výrobce bajtů | 0x49
0x6E 0x74 0x65 0x6C 0xAE 0x20 0x43 0x6F |
8bitové kódování ASCII + LATIN1 Intel Corporation |
| pokračování… | |||
| Délka pole v bytech | Popis pole | Hodnoty polí | Kódování pole |
| 0x72
0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E |
|||
| 1 | Název produktu typ/délka bajt | 0xD5 | 8bitové ASCII + LATIN1 kódované 7:6 – 11b
5:0 – 010101b (21 bajtů dat) |
| M | Bajty názvu produktu | 0x49
0x6E 0x74 0x65 0x6C 0xAE 0x20 0x46 0x50 0x47 0x41 0x20 0x50 0x41 0x43 0x20 0x4E 0x33 0x30 0x30 0x30 |
8bitový ASCII + LATIN1 kódovaný Intel FPGA PAC N3000 |
| 1 | Číslo dílu/modelu produktu typ/délka bajt | 0xCE | 8bitové ASCII + LATIN1 kódované 7:6 – 11b
5:0 – 001110b (14 bajtů dat) |
| O | Byty čísla dílu/modelu produktu | 0x42
0x44 0x2D 0x4E 0x56 0x56 0x2D 0x4E 0x33 0x30 0x30 0x30 0x2D 0x31 |
8bitové kódování ASCII + LATIN1
OPN pro desku BD-NVV-N3000-1 Tato hodnota pole se liší u různých OPN Intel FPGA PAC N3000. |
| pokračování… | |||
| Délka pole v bytech | Popis pole | Hodnoty polí | Kódování pole |
| 1 | Typ verze produktu/bajt délky | 0x01 | 8bitové binární 7:6 – 00b
5:0 – 000001b (1 bajt dat) |
| R | Verze produktu bajtů | 0x00 | Toto pole je zakódováno jako člen rodiny |
| 1 | Typ sériového čísla produktu/bajt délky | 0xCC | 8bitové ASCII + LATIN1 kódované 7:6 – 11b
5:0 – 001100b (12 bajtů dat) |
| P | Byty sériového čísla produktu (dynamické pole) | 0x30
0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 |
8bitové kódování ASCII + LATIN1
1. 6 hexadecimálních číslic je OUI: 000000 2. 6 hexadecimálních číslic je MAC adresa: 000000 Poznámka: Toto je zakódováno jako example a je třeba jej upravit ve skutečném zařízení. 1. 6 hexadecimálních číslic je OUI: 644C36 2. 6 hexadecimálních číslic je MAC adresa: 00AB2E Poznámka: Identifikovat ne naprogramujte FRUID, nastavte OUI a MAC adresu na „0000“. |
| 1 | Aktivum Tag typ/délka byte | 0x01 | 8bitové binární 7:6 – 00b
5:0 – 000001b (1 bajt dat) |
| Q | Aktivum Tag | 0x00 | Není podporováno |
| 1 | FRU File Typ ID/délka byte | 0x00 | 8bitové ASCII + LATIN1 kódované 7:6 – 00b
5:0 – 000000b (0 bajtů dat) FRU File Pole ID bajtů, které by mělo následovat za tímto, není zahrnuto, protože pole by bylo 'null'. |
| pokračování… | |||
| Délka pole v bytech | Popis pole | Hodnoty polí | Kódování pole |
| Poznámka: FRU file ID bajtů.
FRU File Pole verze je předdefinované pole poskytované jako výrobní pomůcka pro ověření file který byl použit při výrobě nebo aktualizaci v terénu k načtení informací FRU. Obsah závisí na výrobci. Toto pole je také k dispozici v oblasti Informace o desce. Jedno nebo obě pole mohou být „null“. |
|||
| 1 | C1h (bajt typu/délka zakódován tak, aby indikovala žádná další informační pole). | 0xC1 | |
| Y | 00h – zbývající nevyužité místo | 0x00 | |
| 1 | Kontrolní součet oblasti informací o produktu (nulový kontrolní součet)
(Dynamické pole) |
0x9D | Poznámka: kontrolní součet v této tabulce je nulový kontrolní součet vypočítaný pro hodnoty použité v tabulce. Musí být přepočítán pro skutečné hodnoty Intel FPGA PAC. |
Uživatelská příručka programovatelné akcelerační karty Intel® FPGA N3000 Board Management Controller
Historie revizí
Historie revizí pro Intel FPGA Programmable Acceleration Card N3000 Board Management Controller Uživatelská příručka
| Verze dokumentu | Změny |
| 2019.11.25 | Počáteční vydání výroby. |
Intel Corporation. Všechna práva vyhrazena. Intel, logo Intel a další značky Intel jsou ochranné známky společnosti Intel Corporation nebo jejích dceřiných společností. Společnost Intel zaručuje výkon svých FPGA a polovodičových produktů podle aktuálních specifikací v souladu se standardní zárukou společnosti Intel, ale vyhrazuje si právo provádět změny jakýchkoli produktů a služeb kdykoli bez upozornění. Společnost Intel nepřebírá žádnou odpovědnost nebo závazky vyplývající z aplikace nebo použití jakýchkoli informací, produktů nebo služeb zde popsaných, s výjimkou případů, kdy je společnost Intel výslovně písemně odsouhlasena. Zákazníkům společnosti Intel se doporučuje získat nejnovější verzi specifikací zařízení předtím, než se budou spoléhat na jakékoli zveřejněné informace a než zadají objednávky na produkty nebo služby.
*Jiná jména a značky mohou být nárokovány jako vlastnictví jiných.
Dokumenty / zdroje
 |
Intel FPGA Programmable Acceleration Card N3000 Board Management Controller [pdfUživatelská příručka FPGA Programmable Acceleration Card N3000 Board, Management Controller, FPGA, Programmable Acceleration Card N3000 Board, Management Controller, N3000 Board Management Controller, Management Controller |
